特許
J-GLOBAL ID：200903069575839024

半導体装置

発明者：
松井 克晃

松井 克晃 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-216851
公開番号（公開出願番号）：特開2002-033455
出願日： 2000年07月18日
公開日（公表日）： 2002年01月31日
要約：
【要約】【課題】 マクロセルのアクセスタイムを測定する際に、配線遅延の影響を排除する。【解決手段】 信号TDは、マルチプレクサ102を介してマクロセル101の入力端Dに供給される。クロックTCLKは、マルチプレクサ103を介してマクロセル101に供給される。マクロセル101の信号Qは、マルチプレクサ104を介してパッド109に出力される。クロックTCLKは、マルチプレクサ103,105を介してパッド110からも出力される。クロックTCLKがパッド108に印加されてからパッド109が信号Qを出力するまでの時間T1 と、クロックTCLKがパッド108に印加されてからパッド110がクロックTCLKを出力するまでの時間T2 とを測定し、T1 -T2 を演算する。この演算結果は、マクロセル101のアクセスタイムから配線遅延を差し引いた値と、実質的に一致する。
請求項（抜粋）：
集積回路内に形成された回路ブロックの機能試験を行うモードを備える半導体装置において、前記機能試験時に使用される試験用信号パスの配線遅延を判定するための、遅延測定用信号パスを備えることを特徴とする半導体装置。
IPC (7件)：
H01L 27/04 ,  H01L 21/822 ,  G01R 31/3185 ,  G01R 31/28 ,  G06F 11/22 330 ,  G11C 29/00 659 ,  G11C 29/00 671
FI (5件)：
G06F 11/22 330 B ,  G11C 29/00 659 ,  G11C 29/00 671 Z ,  H01L 27/04 T ,  G01R 31/28 W
Fターム (21件)：
2G032AA00 ,  2G032AB01 ,  2G032AD06 ,  2G032AK11 ,  2G032AK14 ,  2G032AL00 ,  5B048AA20 ,  5B048EE02 ,  5B048FF01 ,  5F038CD05 ,  5F038CD06 ,  5F038CD09 ,  5F038DT02 ,  5F038DT08 ,  5F038DT10 ,  5F038DT12 ,  5F038EZ20 ,  5L106DD00 ,  5L106DD32 ,  5L106FF01 ,  5L106GG00
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM