保護膜付半導体基板の研磨方法

発明者：
出願人/特許権者：
代理人 (1件)：波多野久 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-292426
公開番号（公開出願番号）：特開2001-113459
出願日： 1999年10月14日
公開日（公表日）： 2001年04月24日
要約：

【要約】【課題】一表面に形成された保護膜を損傷することなく、他表面が高平坦度の保護膜付半導体基板が得られ、かつ研磨量が少なくコストダウンに寄与できる保護膜付半導体基板の研磨方法を提供する。【解決手段】研磨剤を供給しながら、研磨布6、8が貼付された上定盤9および下定盤間7で半導体基板Wを押圧、公転させて、半導体基板Wの両表面を研磨する半導体基板の両面研磨方法において、一表面に保護膜mが形成された半導体基板Wを上定盤9および下定盤7間に配置し、前記一表面に当接する定盤9を前記半導体基板Wの公転速度の0.5〜1.5倍で回転させ、かつ研磨剤の保護膜mとウェーハ基材のSiに対する研磨比率を1:100以上にする保護膜付半導体基板の研磨方法。

請求項（抜粋）：

研磨剤を供給しながら、研磨布が貼付された上定盤および下定盤間で半導体基板を押圧、公転させて、半導体基板の両表面を研磨する半導体基板の両面研磨方法において、一表面に保護膜が形成された半導体基板を上定盤および下定盤間に配置し、前記一表面に当接する定盤を前記半導体基板の公転速度の0.5〜1.5倍で回転させ、かつ研磨剤としてPhが11以上の研磨液に平均粒径70〜90nmのシリカ粒子を分散させたものを使用し、前記保護膜と前記半導体基板の基材に対する研磨比率を1:100以上にすることを特徴とする保護膜付半導体基板の研磨方法。

IPC (4件)：

B24B 37/04 , B24B 37/00 , H01L 21/304 621 , H01L 21/304 622

FI (4件)：

B24B 37/04 B , B24B 37/00 H , H01L 21/304 621 A , H01L 21/304 622 D

Fターム (7件)：

3C058AA07 , 3C058BA09 , 3C058CB02 , 3C058CB05 , 3C058CB10 , 3C058DA12 , 3C058DA17

引用特許：

審査官引用 (7件)

半導体基板を研磨する方法
公報種別：公開公報出願番号：特願平8-186875 出願人：モトローラ・インコーポレイテッド
特開昭62-004323
特開平2-275629

全件表示

前のページに戻る