特許

J-GLOBAL ID：200903087575119593

半導体基板を研磨する方法

発明者： フェルナンド・エー・ベロ ,  ジェームス・ビー・ホール ,  オットー・ルーデュク ,  イエール・ダブリュ・オニール
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-186875
公開番号（公開出願番号）：特開平9-045644
出願日： 1996年06月28日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】 より優れた平坦度を有する基板を生産する改善された方法を提供する。【解決手段】 半導体基板を研磨する改善された方法は、基板19の1つの主表面24上に保護層21を形成して被保護面を形成する段階と、基板19の保護されていない表面26を両面研磨装置11で研磨する段階とを含む。研磨工程中は、保護されていない面26の材料が、保護されている面の材料よりも速い速度で除去される。本方法により、平面度特性が改善された片面が研磨された基板19が提供される。他の実施例においては、異なる表面接触特性を有する研磨パッド13,23を用いて、工程の自動化に対応する。

請求項（抜粋）：

半導体基板を研磨する方法であって:第1主表面(24)と前記第1主表面に対向する第2主表面(26)とを有する半導体基板(19)であって、前記第1主表面(24)上に付着された保護層(21)をさらに有して被保護表面を形成する半導体基板(19)を設ける段階;および前記被保護表面を第1除去速度で、前記第2主表面を第2除去速度で平行して研磨する段階であって、前記第2除去速度は前記第1除去速度より大きく、前記被付着保護層(21)が、前記第1主表面が研磨されないだけの厚みを有する段階;によって構成されることを特徴とする方法。

IPC (2件)：

H01L 21/304 321 ,  H01L 21/304

FI (2件)：

H01L 21/304 321 M ,  H01L 21/304 321 S

引用特許：

審査官引用 (5件)

• ウェーハ研磨方法
  公報種別：公開公報   出願番号：特願平4-113773   出願人：三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社
• 特開昭62-120973
  
• 特開昭62-120973
  
• 半導体プロセスにおける平坦化方法及びその装置
  公報種別：公開公報   出願番号：特願平7-148148   出願人：ソニー株式会社
• 特開昭62-120973