特許

J-GLOBAL ID：200903069947332460

半導体記憶装置

発明者： 平田 昌義
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-251399
公開番号（公開出願番号）：特開2001-076497
出願日： 1999年09月06日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】メモリセルに流れる電流を検出する回路に電流供給能力の大きな入力信号生成部を加えることにより、差動増幅回路の応答の早さを高め、メモリセルの読み出しの高速化を実現する。【解決手段】メモリセルに流れる電流を検知して検知信号を出力する電流検知部1-iと、その検知信号に基づき生成された第1信号を出力する入力信号生成部2-iと、リファレンスセルに流れる電流を検知してリファレンス検知信号を出力するリファレンス電流検知部1-Rと、リファレンス検知信号に基づき生成された第2信号を出力するリファレンス入力信号生成部2-Rと、第1信号と第2信号とを差動入力信号とする差動増幅回路4とによってセンスアンプを構成して、メモリセルの記憶内容の読み出しを高速化する。

請求項（抜粋）：

メインメモリセルM1に流れる電流IS1を検知して検知信号VS1を出力端子に出力する電流検知部11と、前記検知信号VS1に基づき増幅され生成された第1差動入力信号VSE1を出力端子に出力する入力信号生成部21と、リファレンスセルMRに流れる電流IRを検知してリファレンス検知信号VRを出力端子に出力するリファレンス電流検知部1Rと、前記リファレンス検知信号VRに基づき増幅され生成された第2差動入力信号VREを出力端子に出力するリファレンス入力信号生成部2Rと、前記第1差動入力信号VSE1と前記第2差動入力信号VREとの電位差を検出する差動増幅回路SEN1とから成り、前記メインメモリセルM1の記憶内容が高速で読み出されることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 16/06 ,  G11C 16/02

FI (2件)：

G11C 17/00 634 C ,  G11C 17/00 613

Fターム (5件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD07 ,  5B025AE05

引用特許：

審査官引用 (2件)

• EEPROM装置
  公報種別：公開公報   出願番号：特願平5-195094   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-211494   出願人：株式会社日立製作所, 日立東部セミコンダクタ株式会社