特許
J-GLOBAL ID：200903070224058628
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 勇
公報種別：公開公報
出願番号（国際出願番号）：特願平11-016835
公開番号（公開出願番号）：特開2000-215673
出願日： 1999年01月26日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 ワード線を1または複数ビット単位に分割してローカルワード線とし、分割したブロック毎にセンスアンプを設け、センス終了信号に基づいてブロック毎にローカルワード線を非活性化することで、ローカルワード線の活性化時間を短縮し、これによりビット線プリチャージに要する消費電力を低減する。【解決手段】 1または複数のメモリセル列単位で分割されたカラム構成ユニット100-0〜100-zに、ローカルワード線WLrを駆動するローカルワード線ドライバ(LWD)103と、センス終了機能を備えたセンスアンプ108と設ける。ローカルワード線ドライバ(LWD)103は、グローバルワード線ドライバ101が活性化したグローバルワード線WLgに対応するローカルワード線WLrを活性化し、センスアンプ108からセンス終了信号FPDが供給された時点でローカルワード線WLrを非活性化する。
請求項（抜粋）：
1または複数のメモリセル列単位で分割したカラム構成ユニット毎に、前記カラム構成ユニット毎に分割されたローカルワード線を駆動するローカルワード線ドライバと、センス終了機能を備えたセンスアンプとをそれぞれ設けるとともに、前記ローカルワード線ドライバは前記センスアンプから供給されるセンス終了信号に基づいて前記ローカルワード線を非活性化する構成としたことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/41
, G11C 11/407
, G11C 11/401
G11C 11/34 301 E
, G11C 11/34 A
, G11C 11/34 354 D
, G11C 11/34 362 H
5B024AA01
, 5B024AA07
, 5B024BA13
, 5B024BA21
, 5B024CA11
, 5B024CA16
, 5B024CA27
