特許
J-GLOBAL ID：200903070268097841

ATM通信システム

発明者：
池田 貴志

池田 貴志 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-036445
公開番号（公開出願番号）：特開平9-233081
出願日： 1996年02月23日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】遅延揺らぎを許容しないCBRセルのATM交換ノード内における遅延揺らぎを許容して、ATM交換ノード内での遅延優先制御処理の負担を軽減するとともに、CBRセルの受信端末側に出力する際の遅延揺らぎをなくす。【解決手段】ATM交換ノード11内にパフォーマンスセル発信部11b、ATM交換ノード12内にパフォーマンスセル評価部12bを設け、CBR端末1cの通信開始時及びその後定期的に、基幹網10内の遅延揺らぎを計測するためのパフォーマンスセルを送出する。ATM交換ノード12内で受信されたパフォーマンスセルは、セル受信部12aによって分離され、パフォーマンスセル評価部12bによって遅延揺らぎが評価される。バッファ制御部12cが、評価された遅延揺らぎをもとに遅延バッファ12dの遅延量を制御することにより、遅延揺らぎのないCBRセルが一定間隔で送出される。
請求項（抜粋）：
遅延揺らぎを許容しない端末間の通信を含むATM通信を複数のATM交換ノードを介して行うATM通信システムにおいて、通信すべき前記遅延揺らぎを許容しない端末をそれぞれ接続するATM交換ノードの間の遅延揺らぎ量を計測する計測手段と、少なくとも前記遅延揺らぎを許容しない端末の受信側端末に接続されて、入力されたATMセルの該受信側端末への出力を遅延させる遅延バッファと、前記計測手段が計測した遅延揺らぎ量をもとに、前記遅延バッファの遅延時間を制御し、該遅延バッファに入力されたATMセルの遅延揺らぎをなくす保証を行う制御手段とを具備したことを特徴とするATM通信システム。
IPC (2件)：
H04L 12/28 ,  H04Q 3/00
FI (3件)：
H04L 11/20 G ,  H04Q 3/00 ,  H04L 11/20 E
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM