特許

J-GLOBAL ID：200903070276466384

半導体装置及びその製造方法

発明者： 鈴木 幹昌 ,  三浦 昭二 ,  黒柳 晃 ,  岩森 則行 ,  鈴木 隆司
出願人/特許権者： 株式会社デンソー ,  株式会社豊田中央研究所
代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-172761
公開番号（公開出願番号）：特開2002-368001
出願日： 2001年06月07日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】素子形成領域に汚染不純物が少なく、しかも高性能な半導体装置及びその製造方法を提供する。【解決手段】n+単結晶半導体基板1上には、ドレイン領域となるn-エピタキシャル層2が形成されている。n-エピタキシャル層2における表層部にはpウエル領域3が形成されるとともに、pウエル領域3の表層部にはn+ソース領域4が形成されている。pウエル領域3の一部領域とn+ソース領域4の一部領域の上にはゲート絶縁膜5を介してゲート電極6が形成されている。ゲート電極6は絶縁膜7で被覆され、その上にはソース電極8が形成されている。また、n+単結晶半導体基板1の裏面にはドレイン電極9が形成されている。単結晶半導体基板1中には、窒素を含むクラスター含有層10が形成され、クラスター含有層10が不純物を取り除く効果を有している。

請求項（抜粋）：

素子が形成される半導体基板に、窒素を含むクラスター含有層をゲッタリング層として埋設したことを特徴とする半導体装置。

IPC (6件)：

H01L 21/322 ,  H01L 21/336 ,  H01L 27/12 ,  H01L 29/78 ,  H01L 29/78 652 ,  H01L 29/786

FI (8件)：

H01L 21/322 N ,  H01L 21/322 J ,  H01L 27/12 B ,  H01L 29/78 652 G ,  H01L 29/78 658 H ,  H01L 29/78 658 Z ,  H01L 29/78 301 F ,  H01L 29/78 627 Z

Fターム (9件)：

5F110AA26 ,  5F110DD05 ,  5F110DD13 ,  5F110QQ17 ,  5F110QQ28 ,  5F140AA19 ,  5F140AA24 ,  5F140CD04 ,  5F140CE03

引用特許：

審査官引用 (7件)

• 特開昭60-042839
  
• 特開平1-181473
  
• SOIウエハおよびその製造方法ならびにそのSOIウエハを用いた半導体集積回路装置
  公報種別：公開公報   出願番号：特願平8-187195   出願人：株式会社日立製作所
• 半導体装置および半導体基板の処理方法
  公報種別：公開公報   出願番号：特願2000-180814   出願人：株式会社豊田中央研究所
• 特開平4-011736
  
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-203565   出願人：株式会社日立製作所
• 特開平2-260428