特許
J-GLOBAL ID：200903070314945321

高耐圧半導体装置

発明者：
安原 紀夫

安原 紀夫 について

, 
中村 和敏

中村 和敏 について

, 
川口 雄介

川口 雄介 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-215318
公開番号（公開出願番号）：特開2001-044424
出願日： 1999年07月29日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 従来の製造技術で実現可能な構造でオン抵抗の低い高耐圧半導体装置を提供する。【解決手段】 p型ボディ領域2とn型バッファ領域4の間のドリフト領域には複数のトレンチ12が形成され、トレンチ12の側面と底面にはシリコン酸化膜13が形成され、その内部にはSIPOS膜14が埋め込まれている。トレンチ12はRIE等で形成され、SIPOS膜14はLPCVD等の方法により堆積し、余分な部分をRIEなどのドライエッチングで除去することができる。トレンチ12のソース側の端ではSIPOS膜14はソース電極7に接続され、ドレイン側の端ではSIPOS膜14はドレイン電極8に直接または抵抗を介して接続されている。高電圧印加時にn型ドリフト領域6にはトレンチ12との界面からも空乏層が広がるため、高耐圧を損なわずにn型ドリフト領域6の不純物濃度を高くすることができ、従ってドリフト領域の抵抗を下げることができる。
請求項（抜粋）：
高抵抗半導体層に形成された高耐圧半導体装置であって、前記高耐圧半導体装置のドリフト領域に、電流の流れる向きに概ね平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜はドレイン電極に直接または抵抗を介して接続されていることを特徴とする高耐圧半導体装置。
FI (3件)：
H01L 29/78 301 W ,  H01L 29/78 652 H ,  H01L 29/78 652 P
Fターム (13件)：
5F040DA00 ,  5F040DA22 ,  5F040DB01 ,  5F040DB10 ,  5F040DC01 ,  5F040EB01 ,  5F040EB12 ,  5F040EB13 ,  5F040EF01 ,  5F040EF13 ,  5F040EF18 ,  5F040EM00 ,  5F040EM01
引用特許：
審査官引用 (3件)
  • 高耐圧半導体素子
    公報種別：公開公報   出願番号：特願平5-188855   出願人：株式会社東芝
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願平9-004918   出願人：富士電機株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平8-137160   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM