特許
J-GLOBAL ID：200903070344594124

磁性薄膜メモリ素子およびそれを用いた磁性薄膜メモリ

発明者：
西村 直樹

西村 直樹 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-111040
公開番号（公開出願番号）：特開平10-302457
出願日： 1997年04月28日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 本発明は、ビットセルを微細化する際に問題となる磁性薄膜の反磁界をなくし、高集積化を可能にした磁性薄膜メモリを提供することを目的とする。【解決手段】 基板上に、膜面内の一方向に磁化配向し低い保磁力を有する第1磁性層と、この第1磁性層の磁化配向と平行または反平行に磁化配向し高い保磁力を有する第2磁性層と、この第1磁性層と第2磁性層との層間に設けられた非磁性層とを有し、2つの磁性層の磁気方向により電気抵抗が変化する磁気抵抗素子に、さらに第1磁性層および磁性層に接して第3磁性層を設け、外部磁界が0のときに第1磁性層、第2磁性層および第3磁性層によりこの非磁性層を囲む閉磁路を構成することを特徴とする磁性薄膜メモリ素子。
請求項（抜粋）：
基板上に、膜面内の一方向に磁化配向し低い保磁力を有する第1磁性層と、この第1磁性層の磁化配向と平行または反平行に磁化配向し高い保磁力を有する第2磁性層と、この第1磁性層と第2磁性層との層間に設けられた非磁性層とを有し、前記第1磁性層の磁化方向とこの第2磁性層の磁化方向が平行のときは低い抵抗値を示し、反平行のときは高い抵抗値を示す磁気抵抗素子を用いた磁性薄膜メモリ素子であって、前記第1磁性層および第2磁性層と共に前記非磁性層を囲むように前記第1磁性層および第2磁性層に接して第3磁性層が設けられ、外部磁界が0のときには前記第1磁性層の磁化方向と前記第2磁性層の磁化方向が反平行状態を示して第1磁性層、第2磁性層および第3磁性層によりこの非磁性層を囲む閉磁路を構成することを特徴とする磁性薄膜メモリ素子。
引用特許：
審査官引用 (3件)
引用文献：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM