特許
J-GLOBAL ID：200903070465903213

積層セラミックコンデンサ

発明者：
大國 聡巳

大國 聡巳 について

, 
松本 宏之

松本 宏之 について


出願人/特許権者：
株式会社村田製作所

株式会社村田製作所 について


代理人 (1件)： 西澤 均
公報種別：公開公報
出願番号（国際出願番号）：特願2006-153092
公開番号（公開出願番号）：特開2007-013132
出願日： 2006年06月01日
公開日（公表日）： 2007年01月18日
要約：
【課題】セラミック層と内部電極層の積層数を増やした場合にも、焼成工程でのクラックの発生を抑制することが可能で、破壊電圧値が高く、耐電圧性能に優れた積層セラミックコンデンサを提供する。【解決手段】セラミック誘電体層2と、容量形成用内部電極層3a,3bとが積層された容量形成層11a,11bの間に、セラミック誘電体層22と、静電容量の形成に寄与しないダミー用内部電極層23(分割電極23a,23b)と、容量形成用内部電極層とダミー用内部電極層との間での容量形成を阻止する容量形成阻止用内部電極層24a,24bとが積層された構造を有し、応力緩和層の厚みが100〜300μmであり、ダミー用内部電極層の平面面積が容量形成用内部電極層の面積の60%以上で、ダミー用内部電極層が単一層内において分割されていないか、あるいは、2つまたは3つに分割されている応力緩和層12を設け、電歪現象による応力の発生を緩和する。【選択図】図1
請求項（抜粋）：
(a)セラミック誘電体層と、静電容量の形成に寄与する容量形成用内部電極層とが積層された構造を有する、複数の容量形成層と、 (b)セラミック誘電体層と、静電容量の形成に寄与しないダミー用内部電極層とが積層された構造を有し、互いに隣り合う前記容量形成層の間に配設されて、前記容量形成層における電歪現象に起因して発生する応力を緩和する応力緩和層と、 (c)前記容量形成用内部電極層と、前記ダミー用内部電極層との間で容量が形成されることを阻止し、前記容量形成層と前記応力緩和層との間に配設されている容量形成阻止用内部電極層と を具備する積層セラミックコンデンサであって、 前記応力緩和層の厚みが100〜300μmであり、 前記ダミー用内部電極層の単一層内の平面面積が、前記容量形成用内部電極層の単一層内の平面面積の60%以上であるとともに、 前記ダミー用内部電極層が、単一層内において分割されていないか、あるいは、2つまたは3つに分割されていること を特徴とする積層セラミックコンデンサ。
IPC (2件)：
H01G 4/12 ,  H01G 4/30
FI (4件)：
H01G4/12 349 ,  H01G4/12 352 ,  H01G4/30 301C ,  H01G4/30 301E
Fターム (7件)：
5E001AB03 ,  5E001AC07 ,  5E001AD02 ,  5E082AB03 ,  5E082BC33 ,  5E082FG06 ,  5E082FG26
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM