特許
J-GLOBAL ID：200903070513209049
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 康夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-269202
公開番号（公開出願番号）：特開平11-097689
出願日： 1997年09月17日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】 溝内にゲート電極を埋め込んだ半導体装置において、溝の終端部で発生するドレイン-ソース間耐圧の低下を防止する。【解決手段】 N型半導体基板上にエピタキシャル成長させたN-電界緩和領域と、この電界緩和領域の表面から所定の深さに形成されたP型ボディ領域と、P型ボディ領域の表面から選択的に形成されたN+ソース領域と、N+ソース領域の表面から前記基板の方向に掘られ、前記N+ソース領域と前記P型ボディ領域を貫通し、前記N-電界緩和領域に達する溝と、前記溝に溝の内壁面の絶縁膜を介して設けられたゲート電極とによってMOSFETが構成されている。前記溝は表面にメッシュ状に配置され、各溝の終端部同士は、新たな溝801によって互いに接続され、終端部の特異構造(尖り)をなくすことにより、終端部への電界集中を無くして、ドレイン-ソース間耐圧及びゲート絶縁膜の絶縁性を向上させている。
請求項（抜粋）：
第1導電型を持つ半導体基板上に第1導電型の電界緩和領域を備え、前記電界緩和領域の表面から所定の深さに形成された第2導電型のボディ領域と、前記ボディ領域の表面から選択的に形成された第1導電型のソース領域と、前記ソース領域の表面から前記基板の方向に掘られ、前記ソース領域と前記ボディ領域を貫通し、前記電界緩和領域に達する溝と、前記溝内部に、溝の内壁面に形成された絶縁膜を介して設けられたゲート電極とを具備する絶縁ゲート型の半導体装置において、前記溝は、溝終端部が互いに連結されることにより尖端部を有さない溝構造となっていることを特徴とする半導体装置。
FI (3件)：
H01L 29/78 653 A
, H01L 29/78 652 N
, H01L 29/78 652 K
