特許

J-GLOBAL ID：200903070536689366

積層型半導体装置及びその製造方法

発明者： 木村 敏夫 ,  土津田 義久
出願人/特許権者： シャープ株式会社
代理人 (4件)： 原 謙三 ,  木島 隆一 ,  圓谷 徹 ,  金子 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2002-313528
公開番号（公開出願番号）：特開2004-152811
出願日： 2002年10月28日
公開日（公表日）： 2004年05月27日
要約：

【課題】多数の貫通電極を設けることに伴う、装置の大型化防止及び多段積層の困難化解消を図り得る積層型半導体装置を提供する。【解決手段】積層型半導体装置30は、素子領域から導かれる電極パッド2の領域内に半導体チップの表裏間を貫通する貫通電極1が複数個接続されてなる半導体装置10a〜10eが複数積層されている。【選択図】 図1

請求項（抜粋）：

素子領域から導かれる電極パッドの領域内に半導体チップの表裏間を貫通する貫通電極が複数個接続されてなる半導体装置が複数積層されていることを特徴とする積層型半導体装置。

IPC (4件)：

H01L25/065 ,  H01L21/3205 ,  H01L25/07 ,  H01L25/18

FI (2件)：

H01L25/08 Z ,  H01L21/88 J

Fターム (20件)：

5F033HH09 ,  5F033HH10 ,  5F033HH11 ,  5F033JJ00 ,  5F033KK23 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM13 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ13 ,  5F033RR04 ,  5F033SS04 ,  5F033SS11 ,  5F033VV07 ,  5F033XX22

引用特許：

審査官引用 (4件)

• 積層型半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-255081   出願人：松下電器産業株式会社
• マルチチップ半導体装置用チップ・製造方法・位置合わせ方法、およびマルチチップ半導体装置・製造方法・製造装置
  公報種別：公開公報   出願番号：特願平9-109130   出願人：株式会社東芝
• 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
  公報種別：公開公報   出願番号：特願2001-125581   出願人：セイコーエプソン株式会社
• 半導体装置及びその製造方法、ならびに電子機器
  公報種別：公開公報   出願番号：特願平11-359135   出願人：セイコーエプソン株式会社