不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ

発明者：
出願人/特許権者：
代理人 (2件)：栗原浩之 , 村中克年
公報種別：公開公報
出願番号（国際出願番号）：特願2008-109620
公開番号（公開出願番号）：特開2009-259361
出願日： 2008年04月18日
公開日（公表日）： 2009年11月05日
要約：

【課題】標準的なCMOSICの製造工程で容易に製造できて集積回路の調整用等として簡便性に優れる不揮発性メモリを提供する。【解決手段】フローティングゲートFGを有するNMOSトランジスタTr1と、この第1のNMOSトランジスタTr1のドレイン側とソース側に接続されたNMOSトランジスタTr2,Tr3と、フローティングゲートFGをゲートとするPMOSトランジスタTr4及びPMOSトランジスタTr5を有するとともに、NMOSトランジスタTr2,Tr3のゲートには読出し信号RDが入力され、PMOSトランジスタTr4のソースとnウェルには制御ゲート信号CGが入力され、PMOSトランジスタTr5のソースとnウェルには消去信号ERが入力され、NMOSトランジスタTr1のソースに書込みデータ信号W-Dataが入力されるように構成した。【選択図】図1

請求項（抜粋）：

フローティングゲートを有する第1のNMOSトランジスタと、この第1のNMOSトランジスタのドレイン側とソース側に接続された第2及び第3のNMOSトランジスタと、前記フローティングゲートをゲートとする第1のPMOSトランジスタとを有するとともに、前記第2及び第3のNMOSトランジスタのゲートには読出し信号が入力され、前記第1のPMOSトランジスタのソースとnウェルには制御ゲート信号が入力され、不揮発性NMOSトランジスタのドレイン又はソースの何れか一方に書込みデータ信号が入力されるように構成したことを特徴とする不揮発性メモリセル。

IPC (7件)：

G11C 16/04 , H01L 21/824 , H01L 29/788 , H01L 29/792 , H01L 27/115 , H01L 27/10 , G11C 16/02

FI (6件)：

G11C17/00 623Z , H01L29/78 371 , H01L27/10 434 , H01L27/10 461 , G11C17/00 611E , G11C17/00 612E

Fターム (31件)：

5B125BA09 , 5B125CA06 , 5B125CA08 , 5B125DA09 , 5B125DB12 , 5B125DC12 , 5B125DE11 , 5B125EB01 , 5B125EJ02 , 5B125FA02 , 5B125FA06 , 5F083EP02 , 5F083EP30 , 5F083ER03 , 5F083ER14 , 5F083GA27 , 5F083PR43 , 5F083PR44 , 5F083PR45 , 5F083PR53 , 5F083PR54 , 5F083PR55 , 5F101BA01 , 5F101BC02 , 5F101BD02 , 5F101BD22 , 5F101BD23 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BG10

引用特許：

出願人引用 (1件)

US5465231号公報

審査官引用 (4件)

半導体集積回路
公報種別：公開公報出願番号：特願2000-193770 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2006-199142 出願人：松下電器産業株式会社
特開平2-066798

全件表示

前のページに戻る