特許
J-GLOBAL ID：200903070578043440
信号発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-313914
公開番号（公開出願番号）：特開平11-150735
出願日： 1997年11月14日
公開日（公表日）： 1999年06月02日
要約：
【要約】【課題】 スプリアス抑圧性能を改善するとともに、小さい容量で実現可能なPLL回路を用いることにが可能な信号発生回路を提供する。【解決手段】 DDS回路1とデジタルアナログ変換器2で発生したスプリアス成分をPLL回路15を用いて抑圧する。PLL回路15の位相比較器4の出力を2つの経路に分け、一方は利得制御のも介し、他方は1次フィルタを介してVCOの周波数制御を行い、前者をリード、後者をラグフィルタとして機能させる。カラー/白黒判別により利得と1次フィルタ時定数を切り換えて、抑圧性能改善と積分容量Cの値を小さくできる。
請求項（抜粋）：
テレビジョン信号を入力し、該信号がカラー方式により異なる色副搬送波周波数に対応する制御信号および前記テレビジョン信号がカラーか白黒かの判別信号を生成する判別回路と、データの大きさが時間軸上所定の波形状に変化するデータ列を発生させ、前記判別回路からの制御信号によりデータ列の周波数を可変可能なDDS回路と、前記データ列をアナログ信号に変換するアナログ変換回路と、少なくとも電圧制御発振器と位相比較器を備え、前記アナログ変換信号と前記電圧制御発振器の発振信号を位相比較した出力を利得制御回路を介して電圧制御発振器の周波数制御端子に接続する第1の経路、および前記位相比較出力をループフィルタを介して前記周波数制御端子に接続する第2の経路により構成したPLL回路と、前記判別回路の判別信号に基づいた前記電圧制御発振器の信号出力を得る手段とからなることを特徴とする信号発生回路。
IPC (3件)：
H04N 9/45
, H03L 7/08
, H03L 7/107
H04N 9/45 D
, H03L 7/08 M
, H03L 7/10 E
