画像処理装置及びキャッシュメモリ

発明者：
出願人/特許権者：
代理人 (1件)：柳澤正夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-149933
公開番号（公開出願番号）：特開2001-331793
出願日： 2000年05月22日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】画像処理において高いキャッシュ・ヒット率を得てメモリアクセスを高速化し、高速な画像処理を実現する画像処理装置を提供する。【解決手段】演算装置21からリードアクセスが行われると、メモリアドレスに従ってヒット判定回路9がキャッシュ・ヒットか否かを判定する。この判定結果により、キャッシュ・エントリがプリフェッチしたものであればプリフェッチ効果算出回路14でプリフェッチが有効か否かを判定する。この判定結果と、プリフェッチ指定レジスタ15の指定によりキャッシュ制御回路5はプリフェッチを行うか否かを決める。プリフェッチする場合には、プリフェッチ指定レジスタ15の値によりマルチプレクサ6を制御し、画素幅指定レジスタ3あるいはキャッシュライン・オフセット4のいずれかを、アドレスラッチ2にラッチされている前回参照アドレスと加算器17で加算し、プリフェッチ先アドレスを得る。

請求項（抜粋）：

処理対象の画像を記憶するメモリと該画像をアクセス可能な演算装置との間に前記画像の一部を記憶するキャッシュメモリを有する画像処理装置において、画像のプリフェッチを行った時に該プリフェッチの効果を算出するプリフェッチ効果算出手段と、前記プリフェッチ効果算出手段で算出されたプリフェッチの効果が有効であると判断された時のみ画像のプリフェッチを行うキャッシュ制御手段を有することを特徴とする画像処理装置。

IPC (3件)：

G06T 1/60 450 , G06F 12/08 , G06T 1/20

FI (4件)：

G06T 1/60 450 F , G06F 12/08 D , G06F 12/08 U , G06T 1/20 A

Fターム (12件)：

5B005JJ13 , 5B005LL15 , 5B005MM03 , 5B005NN22 , 5B047EA01 , 5B047EA03 , 5B047EB01 , 5B047EB11 , 5B057CH01 , 5B057CH11 , 5B057CH14 , 5B057CH18

引用特許：

審査官引用 (5件)

特開昭61-208575
コンパイル装置
公報種別：公開公報出願番号：特願平10-014168 出願人：富士通株式会社
画像読み取り装置の制御方法およびその記録媒体
公報種別：公開公報出願番号：特願平9-197676 出願人：株式会社ピーエフユー

全件表示

前のページに戻る