特許

J-GLOBAL ID：200903071237516036

電界効果トランジスタ

発明者： 国弘 和明 ,  大野 泰夫 ,  高橋 裕之 ,  中山 達峰 ,  笠原 健資
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願平11-091495
公開番号（公開出願番号）：特開2000-286428
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 マイクロ波帯においても高出力が得られ、かつひずみ特性の劣化を生じない電界効果トランジスタを実現する。【解決手段】 半導体基板上に形成されたn型のチャネル層5と、チャネル層5の下に設けられた中性化した埋め込みp型層3と、チャネル層5上のソース電極7と、チャネル層5上にソース電極7との間に間隔をおいて形成されたドレイン電極8と、ソース電極7とドレイン電極8との間に形成された第1、第2ゲート電極9、10とを備えている。ソース電極7の近傍の埋め込みp型層3の上には、チャネル層5から電気的に絶縁されて、埋め込み層と共にダイオードを構成する外部n型電極11が形成され、第2ゲート電極10に接続されている。埋め込みp型層3の正孔は外部n型電極11を通じて第2ゲート電極10に供給されドレイン電流の低下が自己補正される。

請求項（抜粋）：

半導体基板上に形成された第1の導電型のチャネル層と、前記チャネル層の下に設けられた中性化した第2の導電型の埋め込み層と、前記チャネル層上に形成されたソース電極と、前記チャネル層上に前記ソース電極との間に間隔をおいて形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記チャネル層上に形成されたゲート電極とを備えた電界効果トランジスタであって、前記チャネル層から電気的に絶縁されて前記埋め込み層の上に形成され、前記埋め込み層と共にダイオードを構成する外部電極を備え、前記外部電極は前記ゲート電極に接続されていることを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 29/80 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 27/095

FI (3件)：

H01L 29/80 W ,  H01L 27/06 F ,  H01L 29/80 E

Fターム (15件)：

5F102FA02 ,  5F102GA14 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ05 ,  5F102GL05 ,  5F102GN05 ,  5F102GT03 ,  5F102GT05 ,  5F102GV07 ,  5F102HC01 ,  5F102HC11

引用特許：

審査官引用 (1件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-312650   出願人：アメリカンテレフォンアンドテレグラフカムパニー