特許
J-GLOBAL ID:200903071511982421
セルフアラインダブルパターニング法を使用したパッドパターンの形成方法、それによって形成されたパッドパターンレイアウト、及びセルフアラインダブルパターニング法を使用したコンタクトホールの形成方法
発明者:
,
出願人/特許権者:
代理人 (1件):
服部 雅紀
公報種別:公開公報
出願番号(国際出願番号):特願2007-258841
公開番号(公開出願番号):特開2008-091925
出願日: 2007年10月02日
公開日(公表日): 2008年04月17日
要約:
【課題】フォトリソグラフィ工程での解像限界を克服し微細ピッチのパターンを実現可能なパターン形成のためのセルフアラインパターニング方法を提供する。【解決手段】この方法は、第1膜を形成し、第1膜上に複数の第1ハードマスクパターンを形成し、第1ハードマスクパターンの上面及び側壁を覆う犠牲膜23を、第1ハードマスクパターンの側壁上に形成された犠牲膜23の相互対向する部分の間にギャップを残存させて形成するステップと、ギャップ内に第2ハードマスクパターン24aを形成し、第2ハードマスクパターン24aをマスクとして犠牲膜23をエッチングし第1ハードマスクパターンを露出させるステップと、第2ハードマスクパターン24aと露出された第1ハードマスクパターンとを使用し導電膜を露出させるステップと、第1ハードマスクパターンと第2ハードマスクパターンとを使用し露出された第1膜をエッチングするステップと、を含む。【選択図】図1F
請求項(抜粋):
基板上に第1膜を形成するステップと、
前記第1膜上に複数の第1ハードマスクパターンを形成するステップと、
前記第1ハードマスクパターンの上面及び側壁を覆う犠牲膜を形成するが、前記第1ハードマスクパターンの側壁上に形成された前記犠牲膜の相互対向する部分の間にギャップが残存するように形成するステップと、
前記ギャップ内に第2ハードマスクパターンを形成するステップと、
前記第2ハードマスクパターンをマスクとして前記犠牲膜をエッチングして前記第1ハードマスクパターンを露出させるステップと、
前記第2ハードマスクパターンと前記露出された第1ハードマスクパターンとを使用して前記導電膜を露出させるステップと、
前記第1ハードマスクパターンと前記第2ハードマスクパターンとを使用して前記露出された第1膜をエッチングするステップと、を含むことを特徴とするパターン形成のためのセルフアラインパターニング方法。
IPC (6件):
H01L 21/306
, H01L 21/28
, H01L 21/321
, H01L 21/768
, H01L 21/320
, H01L 23/52
FI (6件):
H01L21/302 105A
, H01L21/28 L
, H01L21/88 C
, H01L21/28 E
, H01L21/90 A
, H01L21/88 T
Fターム (42件):
4M104BB01
, 4M104BB02
, 4M104BB03
, 4M104BB18
, 4M104DD02
, 4M104DD06
, 4M104DD09
, 4M104DD63
, 4M104DD71
, 4M104FF14
, 4M104HH14
, 5F004DB02
, 5F004DB03
, 5F004DB07
, 5F004DB08
, 5F004DB09
, 5F004DB10
, 5F004DB15
, 5F004EA05
, 5F004EA06
, 5F004EA07
, 5F004EA10
, 5F004EA15
, 5F004EB01
, 5F004EB02
, 5F033HH04
, 5F033HH08
, 5F033HH19
, 5F033HH25
, 5F033MM07
, 5F033QQ08
, 5F033QQ09
, 5F033QQ16
, 5F033QQ18
, 5F033QQ19
, 5F033QQ25
, 5F033QQ27
, 5F033QQ28
, 5F033QQ37
, 5F033RR04
, 5F033RR06
, 5F033XX03
引用特許:
審査官引用 (4件)
-
特開平4-137650
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2000-143303
出願人:株式会社デンソー
-
特開平2-266517
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-237947
出願人:日本電気株式会社
全件表示
前のページに戻る