半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-129186
公開番号（公開出願番号）：特開2002-324844
出願日： 2001年04月26日
公開日（公表日）： 2002年11月08日
要約：

【要約】【課題】専用のテスト端子を設けることなく、又本来の機能を実現するための配線領域への影響を最小限に抑制できるテスト状態判定回路を備えた半導体装置を提供する。【解決手段】入力端子100には、保護抵抗115を含む保護回路部110が接続されている。テスト状態判定回路120は、pMOS121及び122と、P抵抗123と、拡散層抵抗126とを含み構成される。入力端子100に接続するドレイン113Dと、拡散層抵抗126とは、p型基板10の連続した領域に距離Dだけ離間して形成され、このp型領域とドレイン113Dと拡散層抵抗126とで構成される寄生Tr1がバイポーラトランジスタ動作をすることができるように配置される。

請求項（抜粋）：

所望の機能を実現する内部回路部、所定の保護素子を備えた複数の入出力端子、及び前記複数の入出力端子の中の所定の第1の端子に印加する信号により前記所望の機能を実現する通常動作モードから前記内部回路部をテストするテストモードへのモード切替信号を出力するテスト状態判定回路を同一チップ基板中に少なくとも含み、前記テスト状態判定回路は前記基板中に第1導電型の拡散層で形成された第1の抵抗素子を有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/822 , H01L 27/04

Fターム (10件)：

5F038AR01 , 5F038AR09 , 5F038BH07 , 5F038BH13 , 5F038CA02 , 5F038DF06 , 5F038DT02 , 5F038DT13 , 5F038DT15 , 5F038EZ20

引用特許：

審査官引用 (4件)

半導体集積回路
公報種別：公開公報出願番号：特願平11-072280 出願人：株式会社沖マイクロデザイン, 沖電気工業株式会社
特開昭63-262574
特開平4-340760

全件表示

前のページに戻る