特許
J-GLOBAL ID:200903071619170997
半導体記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平6-195810
公開番号(公開出願番号):特開平8-064702
出願日: 1994年08月19日
公開日(公表日): 1996年03月08日
要約:
【要約】【目的】 信頼性の低下を招くことなく、微細化にも容易に対応出来、デバイス特性の向上を図ることが可能な半導体記憶装置を提供することを目的とする。【構成】 半導体基板と、この半導体基板上に形成された第1のゲ-ト絶縁膜と、この第1のゲ-ト絶縁膜上に形成された電荷蓄積層と、この電荷蓄積層上に形成された第2のゲ-ト絶縁膜と、この第2のゲ-ト絶縁膜上に形成された制御ゲ-ト電極とを具備し、前記制御ゲ-ト電極の少なくとも一部は、高融点金属膜又は高融点金属シリサイド膜により構成され、この高融点金属膜又は高融点金属シリサイド膜の表面には、酸化防止保護膜が形成され、前記第1のゲ-ト絶縁膜上には、酸化防止保護膜が形成されていないことを特徴とする
請求項(抜粋):
半導体基板と、この半導体基板上に形成された第1のゲ-ト絶縁膜と、この第1のゲ-ト絶縁膜上に形成された電荷蓄積層と、この電荷蓄積層上に形成された第2のゲ-ト絶縁膜と、この第2のゲ-ト絶縁膜上に形成された制御ゲ-ト電極とを具備し、前記制御ゲ-ト電極の少なくとも一部は、高融点金属膜又は高融点金属シリサイド膜により構成され、この高融点金属膜又は高融点金属シリサイド膜の表面には、酸化防止保護膜が形成され、前記第1のゲ-ト絶縁膜上には、酸化防止保護膜が形成されていないことを特徴とする半導体記憶装置。
IPC (4件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L 29/78 371
, H01L 27/10 434
引用特許:
審査官引用 (2件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-057437
出願人:ソニー株式会社
-
特開平2-150069
前のページに戻る