特許

J-GLOBAL ID：200903071716507947

半導体集積回路とその製造方法

発明者： 石井 和敏 ,  井上 成人 ,  前村 好士 ,  中西 章滋 ,  小島 芳和 ,  門井 聖明 ,  秋葉 隆雄 ,  母家 靖弘 ,  久原 健太郎
出願人/特許権者： セイコーインスツルメンツ株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平9-049464
公開番号（公開出願番号）：特開平10-233507
出願日： 1997年03月04日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】 出力パッドを多数設けたドライバーICのような半導体集積回路および電子時計などの電子回路装置において、チップ面積の縮小化を図り、生産効率の向上とコストダウンを図る。【解決手段】 出力パッドに各々接続する駆動トランジスタ、あるいは、ロジック回路の上に平面的に重なって出力パッドを設けた。さらに、半導体装置の配線をアルミ配線だけでなく、バンプ電極あるいは、バリアメタルを用いた。また、プリント基板の上にフェイスダウン方式により半導体集積回路が電気的に接着されている場合の電気的接続は、半導体集積回路に設けられた半田バンプとプリント基板の配線とが直接、接続することにより形成される。この時半導体集積回路の外部接続端子であるバンプ電極はトランジスタの上に積層して設けられている。

請求項（抜粋）：

支持基板の表面に設けられた第1導電型の半導体基板領域と、前記半導体基板領域の表面に設けられた第2導電型の絶縁ゲート電界効果型トランジスタと、前記絶縁ゲート電界効果型トランジスタのドレイン領域と金属膜を介して電気的に接続して設けられた外部電気接続端子とから構成される半導体装置において、前記ドレイン領域が第2導電型の低濃度の深い不純物領域の第1のドレイン領域と、前記第1のドレイン領域の内側の表面に設けられた第2導電型の高濃度の浅い不純物領域である第2のドレイン領域とから成る高耐圧ドレイン構造で構成されるとともに、前記ドレイン領域の上に一部重なるようにして前記外部電気接続端子が配置されていることを特徴とする半導体集積回路。

IPC (9件)：

H01L 29/78 ,  B41J 2/34 ,  B41J 2/345 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/321 ,  H04N 1/032

FI (8件)：

H01L 29/78 301 X ,  H01L 21/28 301 R ,  H04N 1/032 A ,  B41J 3/20 112 ,  B41J 3/20 113 K ,  H01L 21/88 T ,  H01L 27/04 A ,  H01L 21/92 602 N

引用特許：

審査官引用 (3件)

• 高耐圧絶縁ゲート型電界効果トランジスタ及び半導体集積回路装置
  公報種別：公開公報   出願番号：特願平6-006022   出願人：セイコー電子工業株式会社
• 特開平2-000341
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-050718   出願人：ソニー株式会社