特許
J-GLOBAL ID：200903071727902953

薄膜磁性体記憶装置

発明者：
石川 正敏

石川 正敏 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-085700
公開番号（公開出願番号）：特開2003-281880
出願日： 2002年03月26日
公開日（公表日）： 2003年10月03日
要約：
【要約】【課題】 高速かつ高精度なデータ読出を実現するためのレイアウト配置を有する薄膜磁性体記憶装置を提供することである。【解決手段】 メモリアレイ2上において、Y方向に沿って互いに反転されたレイアウトを有するMTJメモリセル11および12が1行おきに配置される。メモリセル列ごとに、Y方向に沿ってトランジスタゲート配線TGLA,TGLBが配置される。MTJメモリセル11において、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線TGLAと接続され、MTJメモリセル12おいて、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線TGLBと接続される。
請求項（抜粋）：
第1および第2の方向に沿って行列状に配置され、前記第1の方向に沿って互いに隣接するメモリセル群ごとに第1のグループが形成され、前記第2の方向に沿って互いに隣接するメモリセル群ごとに第2のグループが形成される複数のメモリセルと、前記第1の方向に沿って、各々が前記第1のグループごとに設けられる複数のデータ線と、前記第2の方向に沿って設けられ、各々が前記第2のグループごとに設けられる複数の第1および第2ゲート配線とを備え、各前記メモリセルは、磁気的に書込まれた記憶データに応じて電気抵抗が変化する磁気抵抗素子と、データ読出時に、対応するデータ線および固定電圧の間に前記磁気抵抗素子を電気的に結合するためのアクセストランジスタとを含み、各前記アクセストランジスタは、対応する第1および第2のゲート配線のうちの前記第1のグループごとに予め定められる所定の一方のゲート配線の電圧に応じてオンおよびオフする、薄膜磁性体記憶装置。
IPC (4件)：
G11C 11/15 116 ,  G11C 11/15 110 ,  H01L 27/105 ,  H01L 43/08
FI (5件)：
G11C 11/15 116 ,  G11C 11/15 110 ,  H01L 43/08 P ,  H01L 43/08 Z ,  H01L 27/10 447
Fターム (8件)：
5F083FZ10 ,  5F083GA03 ,  5F083GA09 ,  5F083GA12 ,  5F083LA01 ,  5F083LA02 ,  5F083LA12 ,  5F083LA16
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM