特許
J-GLOBAL ID：200903071774336133

同期型半導体記憶装置およびセンス制御方法

発明者：
越川 康二

越川 康二 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-267212
公開番号（公開出願番号）：特開平8-129887
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：
【要約】【目的】 他バンクの動作から受けるノイズの影響が、外部クロックの周波数に依存しない同期型半導体記憶装置を提供する。【構成】 サイクルC4でバンク200にアクティブコマンドが入力されると、次のサイクルC5での内部クロックICLKに同期して内部信号XEがハイレベルとなり、行選択線WLが選択され、ビット線対にメモリセルデータに応じた差電位が生じる。更に内部信号XEからある一定のディレイをもって内部信号SEがハイレベルとなり、ビット線対の差電位が増幅される。これらの一連のセンス動作と並行してサイクルC5でバンク100にリードコマンドが入力されると、内部信号READがハイレベルとなり、バンク100の読みだし動作が開始される。
請求項（抜粋）：
セルアレイが複数のバンクに分割された同期型半導体記憶装置のセンス制御方法において、第1の外部クロック入力で行アドレス選択からセンスまでの一連の動作を開始させ、該行アドレス選択からセンスまでの一連の動作終了までの経路の少なくとも一箇所を、前記第1の外部クロック入力以降の第2の外部クロック入力に同期して動作させることを特徴とする同期型半導体記憶装置のセンス制御方法。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM