特許
J-GLOBAL ID：200903071792940510
薄膜磁性体記憶装置
発明者：
,
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-181364
公開番号（公開出願番号）：特開2004-030714
出願日： 2002年06月21日
公開日（公表日）： 2004年01月29日
要約：
【課題】選択メモリセルに対するアクセスのみでデータ読出動作を実行する薄膜磁性体記憶装置において、データ読出動作を高速化する。【解決手段】データ読出時において、電流供給トランジスタ105からの電流は、選択メモリセルおよびデータ線DIOを通過する。さらに、ライトディジット線を流れる電流によって選択メモリセルには、記憶データを破壊しないレベルのバイアス磁界が印加される。バイアス磁界の印加によって、選択メモリセルの電気抵抗が記憶データレベルに応じた極性で変化する前後のデータ線電圧差をセンスアンプ120で増幅することによって、選択メモリセルへのアクセスのみでデータ読出が実行される。さらに、データ線DIOとセンスアンプ120との間はキャパシタ110によって絶縁されているので、メモリセルの磁化特性と切離して、センスアンプを最適な入力電圧範囲で動作させることができる。【選択図】 図4
請求項（抜粋）：
各々が、磁気的に書込まれた記憶データに応じた方向に磁化容易軸に沿って磁化されて、磁化方向に応じた電気抵抗を有する複数のメモリセルと、
データ読出時に、前記複数のメモリセルのうちのデータ読出対象に選択された選択メモリセルを介して固定電圧と電気的に結合されるデータ線と、
少なくとも前記データ読出時に前記データ線を第1の所定電圧と結合する電流供給回路と、
前記選択メモリセルに対して、磁化困難軸に沿ったバイアス磁界を印加するためのバイアス磁界印加部と、
前記データ読出時に、前記バイアス磁界の印加前後のそれぞれにおける前記データ線の電圧に基づいて、前記選択メモリセルの記憶データに応じた読出データを生成するデータ読出回路とを備え、
前記データ読出回路は、
第1のセンス入力ノードと前記データ線との間に設けられ、前記バイアス磁界の印加前後での前記データ線の電圧変化を前記第1のセンス入力ノードへ伝達するための結合キャパシタと、
前記データ読出時において、前記バイアス磁界の印加前に第2のセンス入力ノードの電圧を前記第1のセンス入力ノードと同レベルに設定するための電圧伝達部と、
前記第2のセンス入力ノードの電圧を保持するための電圧保持部と、
前記第1および第2のセンス入力ノードの電圧差を増幅する第1の電圧増幅器と、
前記データ読出時において、前記バイアス磁界の印加後での前記第1の電圧増幅器の出力に応じて前記読出データを生成するデータ生成回路とを含む、薄膜磁性体記憶装置。
IPC (3件)：
G11C11/15
, H01L27/105
, H01L43/08
G11C11/15 150
, H01L43/08 B
, H01L43/08 Z
, H01L27/10 447
5F083FZ10
, 5F083GA01
, 5F083KA01
, 5F083KA05
, 5F083LA03
, 5F083ZA28
