特許
J-GLOBAL ID：200903071827821713

デルタ層を有する低オン抵抗のトレンチ型MOSFET及びその製造方法

発明者：
モハメッド・エヌ・ダーウィッシュ

モハメッド・エヌ・ダーウィッシュ について

, 
リチャード・ケイ・ウィリアムズ

リチャード・ケイ・ウィリアムズ について


出願人/特許権者：
シリコニックス・インコーポレイテッド

シリコニックス・インコーポレイテッド について


代理人 (1件)： 大島 陽一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-351967
公開番号（公開出願番号）：特開平8-250732
出願日： 1995年12月27日
公開日（公表日）： 1996年09月27日
要約：
【要約】【課題】 深い中央P+領域による改善されたブレイクダウンに関する特性と、低いオン抵抗とを兼ね備えたトレンチ型MOSFETを提供する。【解決手段】 バーチカルトレンチ型MOSFETにおいて、ドーパント濃度を高められた層が、MOSFETにおけるボディ領域とドレイン領域とを隔てる軽いドープをなされた領域若しくは「ドリフト」領域において形成される。このドーパント濃度を高められた層はデルタ層と称し、MOSFETのチャネルから発せられた電流経路を拡げ、ターンオン状態のMOSFETの抵抗率を低下させる作用をなす。
請求項（抜粋）：
トレンチが形成された半導体基板と、前記トレンチ内に配置され、絶縁層によって前記基板から隔てられたゲートと、前記基板の上側表面上に前記トレンチに隣接して配置された第1導電型のソース領域と、前記トレンチ及び前記ソース領域に隣接するように配置された第2導電型のボディ領域と、前記トレンチと前記ボディ領域に隣接して配置され、前記トレンチの底部より下の位置まで延在するドレイン領域とを有することを特徴とし、前記ドレイン領域が、前記トレンチの前記底部全体の下層をなす濃いドープをなされた領域と、前記濃いドープをなされた領域の上層をなす、前記濃いドープをなされた領域のドーパント濃度よりも低いドーパント濃度を有するドリフト領域と、前記ドリフト領域のドーパント濃度よりも高いドーパント濃度を有するデルタ層とを有することを特徴とし、前記デルタ層が、前記ドリフト領域の少なくとも一部分の上層をなすことを特徴とし、前記デルタ層の上側境界部分が、前記トレンチの前記底部よりも上の位置にあることを特徴とし、前記デルタ層におけるドーパント濃度は水平方向に実質的に均一であることを特徴とするバーチカルトレンチ型MOSFET。
FI (2件)：
H01L 29/78 652 H ,  H01L 29/78 653 C
引用特許：
審査官引用 (23件)
  • 特開昭63-174373
  • 電界効果トランジスタ及びその製造方法
    公報種別：公開公報   出願番号：特願平5-202595   出願人：シリコニックス・インコーポレイテッド
  • 特開昭64-082564
全件表示

前のページに戻る

TOP

BOTTOM