特許

J-GLOBAL ID：200903071951536601

半導体装置およびその製造方法および集積回路および半導体システム

発明者： 洗 暢俊 ,  柿本 誠三
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-293751
公開番号（公開出願番号）：特開2003-101013
出願日： 2001年09月26日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 占有面積の低減とゲート幅の確保を簡単な構成で実現でき、フォトリソグラフィーの能力で決定される最小加工寸法に制限されることなくさらなる微細化が可能な半導体装置およびその製造方法および集積回路および半導体システムを提供する。【解決手段】 互いに接することなく形成された第1導電型のソース領域301,ドレイン領域401と、ソース領域301とドレイン領域401と間に、ソース領域301,ドレイン領域401に接するように形成された第2導電型のチャネル領域501と、ゲート電極201A,202Aがチャネル領域501にゲート絶縁膜601,602を介して対向するゲート電極領域201,202とを有する単結晶半導体基板を備える。上記ソース領域301,ドレイン領域401,チャネル領域501およびゲート電極領域201,202が、素子分離領域2101で囲まれた素子領域2111内にある。

請求項（抜粋）：

第1導電型のソース領域と、第1導電型のドレイン領域と、上記第1導電型のソース領域,ドレイン領域間に形成された第2導電型のチャネル領域と、ゲート絶縁膜とゲート電極からなるゲート電極領域とが単結晶半導体基板の表面に平行な面内にある半導体装置であって、上記ゲート電極領域の上記ゲート電極が上記第2導電型のチャネル領域に上記ゲート絶縁膜を介して対向しており、上記第1導電型のソース領域,ドレイン領域と上記第2導電型のチャネル領域および上記ゲート電極領域は、素子分離領域で囲まれた素子領域内にあることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 29/78 653 ,  H01L 27/00 301

FI (3件)：

H01L 29/78 653 B ,  H01L 27/00 301 Z ,  H01L 29/78 301 X

Fターム (39件)：

5F140AA01 ,  5F140AA21 ,  5F140AA29 ,  5F140AA39 ,  5F140AB01 ,  5F140AC36 ,  5F140BA01 ,  5F140BA03 ,  5F140BA07 ,  5F140BA20 ,  5F140BB01 ,  5F140BB05 ,  5F140BC15 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD18 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BF01 ,  5F140BF04 ,  5F140BF43 ,  5F140BF47 ,  5F140BF51 ,  5F140BG37 ,  5F140BH02 ,  5F140BH05 ,  5F140BH25 ,  5F140BH26 ,  5F140BH28 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BJ27 ,  5F140BK11 ,  5F140BK12 ,  5F140BK13 ,  5F140BK17 ,  5F140CB04

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平9-315443   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-110237   出願人：新日本製鐵株式会社