特許
J-GLOBAL ID:200903072049814042

フリップフロップ回路

発明者:
出願人/特許権者:
代理人 (1件): 藤巻 正憲
公報種別:公開公報
出願番号(国際出願番号):特願2001-234459
公開番号(公開出願番号):特開2003-046376
出願日: 2001年08月02日
公開日(公表日): 2003年02月14日
要約:
【要約】【課題】 波形なまりが存在しても、クロック信号の切り替わりから出力までの信号伝播遅延時間を低減し、高速動作できるフリップフロップ回路を提供する。【解決手段】 データ入力端子1に入力されたデータ信号はクロックドインバータ7を介してインバータ10及びクロックドインバータ8からなる閉ループに入力され、更にインバータ11を介してデータ転送素子に入力される。Pチャネルデータ転送ゲート4及びNチャネルデータ転送ゲート5,6の並列接続体からなるデータ転送素子の出力側は、インバータ13及びクロックドインバータ9からなる閉ループに接続されていると共に、インバータ12を介してデータ出力端子3に接続されている。各クロックドインバータ及びデータ転送ゲートには、クロック信号、インバータ14による反転クロック信号CB又はインバータ14,15による正転クロック信号Cのいずれかが入力されている。
請求項(抜粋):
マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第1のインバータと、前記第1のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第2のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、Pチャネルデータ転送ゲートと第1及び第2のNチャネルデータ転送ゲートとが並列に接続されて構成されており、前記Pチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力され、前記第1のNチャネルデータ転送ゲートのゲートに前記正転クロック信号が入力され、前記第2のNチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とするフリップフロップ回路。
Fターム (6件):
5J043AA04 ,  5J043DD02 ,  5J043DD07 ,  5J043EE01 ,  5J043HH02 ,  5J043JJ02
引用特許:
出願人引用 (2件)
  • クロックトインバータ回路
    公報種別:公開公報   出願番号:特願平4-322112   出願人:シャープ株式会社
  • 状態記憶回路
    公報種別:公開公報   出願番号:特願平5-179217   出願人:旭化成マイクロシステム株式会社

前のページに戻る