特許
J-GLOBAL ID:200903072053657199
画素クロック生成装置、光走査装置、画像形成装置、及び主走査ドット位置ずれ補正方法
発明者:
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-129493
公開番号(公開出願番号):特開2003-322810
出願日: 2002年05月01日
公開日(公表日): 2003年11月14日
要約:
【要約】【課題】 高周波クロック生成手段からのクロック信号のタイミングにより、画像形成を行う画素クロックの各信号の位相を、位相データに基づきシフトする際に、制御値を設定し、その制御値に基づいて主走査ドット位置ずれを補正する。【解決手段】 画素クロック生成回路は、高周波クロック生成回路1、クロック生成回路4,7を有する。画素クロック生成回路は、高周波クロック信号VCLKのタイミングにより、画像形成を行う画素クロックの各信号の位相を、位相データに基づいてシフトする際に、位相シフトを行うデータに対して、光走査装置を構成する光学素子の加工誤差や組み付け誤差等による主走査ドット位置ずれを補正するように制御値を設定し、その制御値に基づいてクロック1又はクロック2のいずれかを選択することにより、位相シフトさせた画素クロックPCLKを出力し、出力した画素クロックPCLKに基づいて主走査ドット位置ずれが補正される。
請求項(抜粋):
高周波クロック生成手段からのクロック信号のタイミングにより、画像形成を行う画素クロックの各信号の位相を、位相データに基づいてシフトする機能を有する画素クロック生成装置において、光源から出力される光束を、偏向器により走査方向に沿って被走査媒体上を走査させる光走査装置を構成する光学素子の加工誤差や組み付け誤差等によって発生する主走査ドット位置ずれを補正するように制御値を設定することを特徴とする画素クロック生成装置。
IPC (3件):
G02B 26/10
, B41J 2/44
, H04N 1/113
FI (4件):
G02B 26/10 A
, G02B 26/10 B
, B41J 3/00 M
, H04N 1/04 104 A
Fターム (15件):
2C362BB05
, 2C362BB29
, 2C362BB31
, 2C362BB37
, 2H045BA02
, 2H045BA22
, 2H045CA97
, 2H045CA99
, 5C072AA03
, 5C072BA17
, 5C072CA06
, 5C072HA02
, 5C072HA13
, 5C072HB11
, 5C072XA01
引用特許:
審査官引用 (6件)
-
画像形成装置
公報種別:公開公報
出願番号:特願平4-185278
出願人:株式会社コパル, 富士通株式会社
-
画像形成装置
公報種別:公開公報
出願番号:特願2000-227497
出願人:株式会社リコー
-
光走査装置
公報種別:公開公報
出願番号:特願平8-237577
出願人:日本電気オフィスシステム株式会社
-
光走査装置
公報種別:公開公報
出願番号:特願平7-089553
出願人:セイコーエプソン株式会社
-
特開昭63-148275
-
特開昭63-148275
全件表示
前のページに戻る