特許

J-GLOBAL ID：200903072156947527

半導体装置

発明者： 住川 雅人 ,  田中 和美
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-242605
公開番号（公開出願番号）：特開2001-068513
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 基板側面に露出する側面電極の機械的安定性を確保できる半導体装置を提供する。【解決手段】 LSIチップ1の側面には絶縁膜3を介して側面電極2が形成されている。上記側面電極2の近傍の基板内側には貫通電極5が形成されている。LSIチップ1の表面と裏面には側面電極2と貫通電極5とを接続する接続配線6が形成されている。

請求項（抜粋）：

基板側面に露出し、該基板を厚み方向に貫通する複数の側面電極と、各側面電極に対応して、その基板内側に形成されており、前記基板を厚み方向に貫通する複数の貫通電極と、前記基板の表裏両面において、各側面電極とそれに対応する貫通電極とを接続する接続配線と、を有することを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 321 ,  H01L 23/12 ,  H01L 29/41

FI (3件)：

H01L 21/60 321 E ,  H01L 23/12 L ,  H01L 29/44 B

Fターム (11件)：

4M104CC01 ,  4M104DD08 ,  4M104DD52 ,  4M104EE01 ,  4M104EE15 ,  5F044KK05 ,  5F044KK11 ,  5F044LL01 ,  5F044QQ07 ,  5F044RR02 ,  5F044RR03

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法ならびにその実装方法
  公報種別：公開公報   出願番号：特願平7-105490   出願人：松下電子工業株式会社
• 高密度半導体装置および該装置用集積回路チップ
  公報種別：公開公報   出願番号：特願平7-091009   出願人：新日本製鐵株式会社