特許
J-GLOBAL ID:200903072331847573

半導体スイッチ集積回路

発明者:
出願人/特許権者:
代理人 (1件): 安孫子 勉
公報種別:公開公報
出願番号(国際出願番号):特願2006-292852
公開番号(公開出願番号):特開2008-109591
出願日: 2006年10月27日
公開日(公表日): 2008年05月08日
要約:
【課題】回路面積の縮小と、消費電流の低減を図る。【解決手段】第1乃至第3の個別入出端子8〜10の所望する1つと共通入出力端子7とを接続するため第1乃至第3のパススイッチFET11〜13が設けられると共に、アイソレーションを確保するため、第1乃至第3のパススイッチFET11〜13に対応して第1乃至第3のシャントスイッチFET14〜16が設けられており、これら第1乃至第3のシャントスイッチFET14〜16を駆動する第1乃至第3のバッファ46〜48の終段は、エンハンスメント型電界効果トランジスタを用いたプルダウントランジスタのみで構成されたものとなっている。【選択図】図1
請求項(抜粋):
少なくとも1つの共通入出力端子と2以上の個別入出力端子を有し、前記共通入出力端子と前記各々の個別入出力端子とが、前記各々の個別入出力端子に対応して設けられた電界効果トランジスタのスイッチ動作により選択的に導通状態とされるよう構成されてなる半導体スイッチ集積回路において、 前記電界効果トランジスタの前記個別入出力端子側の端子を所定電位とするシャントスイッチ用の電界効果トランジスタを設けると共に、当該シャントスイッチ用の電界効果トランジスタのゲートに接続され、当該電界効果トランジスタの動作を制御する回路の終段部分を、エンハンスメント型電界効果トランジスタを用いたプルダウントランジスタによるインバータ回路としたことを特徴とする半導体スイッチ集積回路。
IPC (2件):
H03K 17/687 ,  H03K 17/693
FI (2件):
H03K17/687 G ,  H03K17/693 A
Fターム (29件):
5J055AX12 ,  5J055AX44 ,  5J055BX03 ,  5J055BX04 ,  5J055BX17 ,  5J055CX03 ,  5J055CX24 ,  5J055DX12 ,  5J055DX15 ,  5J055DX43 ,  5J055DX61 ,  5J055DX62 ,  5J055DX72 ,  5J055DX73 ,  5J055DX82 ,  5J055EX02 ,  5J055EX07 ,  5J055EY01 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ12 ,  5J055EZ13 ,  5J055EZ22 ,  5J055EZ38 ,  5J055FX05 ,  5J055FX18 ,  5J055FX31 ,  5J055FX37
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (1件)

前のページに戻る