特許
J-GLOBAL ID:200903072411400359

記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願平10-185221
公開番号(公開出願番号):特開平11-203779
出願日: 1998年06月30日
公開日(公表日): 1999年07月30日
要約:
【要約】【課題】 ライトデータのパルスの振幅低下を招くことなく、ライトデータの転送速度を高速化したディスク装置を提供する。【解決手段】 ディスクアッセンブリ外に、パラレルデータよりなるライトデータを出力するHDA外記録再生回路321を設けるとともに、そのパラレルデータよりなるライトデータを受け取ってシリアルデータに変換するパラレル・シリアル変換回路301と、シリアルデータに変換されたライトデータに基づいてヘッド105に供給する記録電流の極性を切り換えるライトアンプ104と、ヘッド105により検知されたリード信号を増幅するプリアンプ106とを備えたHDA内記録再生回路315をディスクアッセンブリ内に設け、少なくともHDA外記録再生回路321からHDA内記録再生回路315へライトデータを高速にパラレル伝送するようにした。
請求項(抜粋):
ケース内に少なくとも記憶媒体、該記憶媒体に対するデータの書込みおよび読出しを行うためのヘッド、並びに前記記憶媒体および前記ヘッドを駆動するモータが収納されてなる記憶装置において、前記ケース外に設けられ、かつパラレルデータよりなるライトデータを出力する外部記録回路と、前記ケース内に設けられ、かつ前記外部記録回路により供給されたパラレルデータよりなるライトデータを受け取る内部記録回路と、を有し、該内部記録回路は、少なくとも、受け取ったパラレルデータよりなるライトデータをシリアルデータに変換するパラレル・シリアル変換回路と、シリアルデータに変換されたライトデータの書込みタイミングをずらすライトコンペンセーション回路と、書込タイミングが調整されたシリアルのライトデータに基づいて前記ヘッドに供給する記録電流の極性を切り換えるライトアンプと、で構成されてなることを特徴とする記憶装置。
IPC (3件):
G11B 20/10 ,  G11B 5/09 311 ,  G11B 5/09 321
FI (3件):
G11B 20/10 D ,  G11B 5/09 311 B ,  G11B 5/09 321 Z
引用特許:
審査官引用 (7件)
  • 特開平4-276375
  • 特開平4-276375
  • データ書き込み補償回路
    公報種別:公開公報   出願番号:特願平5-146247   出願人:富士通株式会社
全件表示

前のページに戻る