特許
J-GLOBAL ID：200903072734202114

不揮発性半導体記憶装置

発明者：
中村 寛

中村 寛 について

, 
今宮 賢一

今宮 賢一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-330623
公開番号（公開出願番号）：特開2002-133885
出願日： 2000年10月30日
公開日（公表日）： 2002年05月10日
要約：
【要約】【課題】選択トランジスタの選択ゲート・チャネル間絶縁膜の破壊の恐れがなく、高速読み出し可能な不揮発性半導体記憶装置を提供することを目的とする。【解決手段】複数のメモリセルが直列に接続されたNAND型セルからなるEEPROMにおいて、データ読み出し動作で選択された選択ブロックにおけるメモリセルの制御ゲート電圧Vreadと、選択ブロックにおける選択トランジスタの選択ゲートの電圧VSG1、VSG2とを、互いに異なる電圧にすることで、選択トランジスタの選択ゲートとチャネル部との間における絶縁膜破壊を生じることなく、高速読み出しを可能にすることができる。DINOR、AND、NOR型セル及び1個のメモリセルを接続したNAND型セルに対しても、メモリセルの制御ゲート電圧と選択トランジスタの選択ゲートの電圧とを異なる電圧にすれば、同様に高速読み出しを可能にすることができる。
請求項（抜粋）：
少なくとも1個の選択トランジスタ及び少なくとも1個のメモリセルからなるメモリセルユニットがアレイ状に配列されたメモリセルアレイと、前記メモリセルの制御ゲートが前記メモリセルアレイの行方向に沿って一続きに接続された制御ゲート線と、前記選択トランジスタの選択ゲートが前記メモリセルアレイの行方向に沿って一続きに接続された選択ゲート線とを備え、前記メモリセルに書き込まれた書き込みデータの読み出し動作及び前記書き込みデータのベリファイ読み出し動作に際し、選択された前記メモリセルユニット内の制御ゲート線の電圧レベルの最高値が前記メモリセルユニットの全ての選択ゲート線の電圧レベルと異なることを特徴とする不揮発性半導体記憶装置。
IPC (6件)：
G11C 16/06 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (6件)：
G11C 17/00 633 B ,  G11C 17/00 622 A ,  G11C 17/00 622 E ,  G11C 17/00 633 C ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (41件)：
5B025AA02 ,  5B025AC01 ,  5B025AC03 ,  5B025AD03 ,  5B025AD09 ,  5B025AE00 ,  5B025AE05 ,  5F001AA23 ,  5F001AB08 ,  5F001AD05 ,  5F001AD19 ,  5F001AD41 ,  5F001AD52 ,  5F001AD53 ,  5F001AE03 ,  5F001AE08 ,  5F001AG40 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083EP77 ,  5F083EP78 ,  5F083EP79 ,  5F083GA01 ,  5F083GA19 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F101BA05 ,  5F101BB05 ,  5F101BD10 ,  5F101BD22 ,  5F101BD31 ,  5F101BD33 ,  5F101BD34 ,  5F101BE02 ,  5F101BE07 ,  5F101BH21
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM