特許
J-GLOBAL ID：200903072767741550

ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法

発明者：
寺口 信明

寺口 信明 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-176346
公開番号（公開出願番号）：特開2008-010461
出願日： 2006年06月27日
公開日（公表日）： 2008年01月17日
要約：
【課題】リセスゲートの形成時にチャネル領域に与えるダメージを低減することができるヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法を提供する。【解決手段】アンドープまたはn型の窒化物半導体層からなる第1層と、第1層上に形成されたp型の窒化物半導体層からなる第2層と、第2層上に間隔を隔てて形成されたアンドープまたはn型の窒化物半導体層からなる一対の第3層と、一対の第3層の間における第2層の領域の少なくとも一部に形成されたゲート電極と、一対の第3層のうち、一方の第3層上に形成されたソース電極と、他方の第3層上に形成されたドレイン電極と、を含む、ヘテロ接合電界効果型トランジスタとヘテロ接合電界効果型トランジスタの製造方法である。【選択図】図1
請求項（抜粋）：
アンドープまたはn型の窒化物半導体層からなる第1層と、 前記第1層上に形成されたp型の窒化物半導体層からなる第2層と、 前記第2層上に間隔を隔てて形成されたアンドープまたはn型の窒化物半導体層からなる一対の第3層と、 前記一対の第3層の間の前記第2層の領域の少なくとも一部に形成されたゲート電極と、 前記一対の第3層のうち、一方の第3層上に形成されたソース電極と、他方の第3層上に形成されたドレイン電極と、 を含む、ヘテロ接合電界効果型トランジスタ。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (19件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GL08 ,  5F102GL20 ,  5F102GM04 ,  5F102GM08 ,  5F102GN04 ,  5F102GQ01 ,  5F102GQ02 ,  5F102GQ03 ,  5F102GR04 ,  5F102HC01 ,  5F102HC04 ,  5F102HC15
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM