特許

J-GLOBAL ID：200903072768051417

多結晶半導体TFT、その製造方法、及びTFT基板

発明者： 増茂 邦雄 ,  加藤 直樹
出願人/特許権者： エイ・ジー・テクノロジー株式会社
代理人 (1件)： 泉名 謙治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-079047
公開番号（公開出願番号）：特開平9-270516
出願日： 1996年04月01日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】高オフ耐圧、高オン電流のTFTを得る。【解決手段】ガラス基板1、下地膜2、多結晶シリコン3、ゲート絶縁膜4、ゲート電極5G、ソース・ドレイン領域7、層間絶縁膜8、ソース・ドレイン電極9、画素電極10、遮光膜11、オフセット領域15を設けた多結晶シリコンTFTであり、オフセット領域15上にゲート絶縁膜4と層間絶縁膜8とを介してソース・ドレイン電極9を配置する。

請求項（抜粋）：

ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜、チャネル領域、チャネル領域とソース領域との間に配置されたソース側オフセット領域、及びチャネル領域とドレイン領域との間に配置されたドレイン側オフセット領域が設けられた多結晶半導体TFTにおいて、ソース側オフセット領域の上部の位置にゲート絶縁膜と第2の絶縁膜を間に挟んでソース電極の一部が配置され、かつドレイン側オフセット領域の上部の位置にゲート絶縁膜と第2の絶縁膜を間に挟んでドレイン電極の一部が配置されてなることを特徴とする多結晶半導体TFT。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 27/12

FI (4件)：

H01L 29/78 617 A ,  G02F 1/136 500 ,  H01L 27/12 R ,  H01L 29/78 612 B

引用特許：

審査官引用 (3件)

• 多結晶シリコン薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平4-018007   出願人：日本電気株式会社
• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平3-223679   出願人：エイ・ジー・テクノロジー株式会社
• 薄膜状半導体集積回路およびその作製方法
  公報種別：公開公報   出願番号：特願平5-285990   出願人：株式会社半導体エネルギー研究所