特許
J-GLOBAL ID:200903072797849355

メモリ制御回路

発明者:
出願人/特許権者:
代理人 (1件): ▲柳▼川 信
公報種別:公開公報
出願番号(国際出願番号):特願平6-295443
公開番号(公開出願番号):特開平8-153045
出願日: 1994年11月30日
公開日(公表日): 1996年06月11日
要約:
【要約】【目的】 管理者がエラーの発生しやすいメモリを交換するまでの間のシステム障害を未然に防止可能とする。【構成】 エラーメモリ判定部50はエラーチェック部40からエラー報告を受取ると、メモリ選択信号31〜34によってエラーメモリを判定し、エラーメモリに対応する障害検出回数をインクリメントして記憶する。エラーメモリ判定部50は障害検出回数がしきい値を越えるとエラーメモリ報告を出力する。メモリ内容コピー制御部60はエラーメモリ報告を受取ると、エラーメモリの全内容を予備メモリ15に移すためにメモリ内容コピーアクセス指示61を出力する。エラーメモリの全内容が予備メモリ15にコピーされると、メモリ切替え制御部30はエラーメモリに対するアクセスを予備メモリ15へのアクセスに切替える。
請求項(抜粋):
各々アドレス及びメモリ選択信号に応じてデータの書込み及び読出しが行われる複数のメモリと、上位装置からのメモリアクセス指示及びアドレスに応じて前記メモリ選択信号を出力することでメモリアクセスタイミングを制御するアクセス制御手段と、前記複数のメモリ各々から出力されたデータの障害を検出する検出手段と、前記検出手段で障害が検出された回数が予め設定された所定値を越えたか否かを判定する判定手段と、前記判定手段で前記所定値を越えたと判定されたメモリの内容を前記複数のメモリのうち予め設定された予備メモリに複写する複写手段と、当該メモリの内容が前記予備メモリに複写された後に当該メモリに対するアクセスを前記予備メモリへのアクセスに切替える切替え手段とを有することを特徴とするメモリ制御回路。
IPC (2件):
G06F 12/16 310 ,  G06F 12/16 320
引用特許:
審査官引用 (3件)
  • 記録媒体アクセス方式
    公報種別:公開公報   出願番号:特願平3-227668   出願人:日本電気株式会社
  • 特開昭56-164450
  • データ処理装置
    公報種別:公開公報   出願番号:特願平3-289779   出願人:三菱電機株式会社

前のページに戻る