特許
J-GLOBAL ID：200903072811684054

半導体試験装置

発明者：
木村 哲也

木村 哲也 について


出願人/特許権者：
株式会社アドバンテスト

株式会社アドバンテスト について


代理人 (1件)： 龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平11-180084
公開番号（公開出願番号）：特開2001-004707
出願日： 1999年06月25日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】必要な情報だけを格納する記憶部を備える半導体試験装置を提供する。【解決手段】半導体デバイスに印加する試験信号を生成する試験信号生成部と、試験信号を入力した半導体デバイスの出力値から半導体デバイスが正常か否かを判定する処理に必要な情報だけを選択して格納する記憶部と記憶部に格納されている情報に基づいて半導体デバイスが正常か否かを判定する判定部とを備える。
請求項（抜粋）：
半導体デバイスを試験する半導体試験装置であって、前記半導体デバイスに印加する試験信号を生成する試験信号生成部と、前記試験信号を入力した前記半導体デバイスの出力値から前記半導体デバイスの試験に必要な情報を選択する選択部と、前記選択部から出力された前記必要な情報を格納する記憶部と、前記記憶部に格納されている前記情報に基づいて前記半導体デバイスの試験を制御するテスタコントローラとを備えることを特徴とする半導体試験装置。
Fターム (3件)：
2G032AA07 ,  2G032AG01 ,  2G032AG07
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM