特許
J-GLOBAL ID:200903072868753648

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2002-041398
公開番号(公開出願番号):特開2003-243650
出願日: 2002年02月19日
公開日(公表日): 2003年08月29日
要約:
【要約】【課題】不純物が導入されたゲート電極でサイドエッチングや下地の損傷を防止できる半導体装置の製造方法を提供する。【解決手段】半導体層にp型不純物およびn型不純物のイオン注入を行い、少なくとも表層部分をアモルファス化させながら、半導体層に不純物を導入する工程と、イオン注入により半導体層に発生した欠陥の回復と、アモルファスの結晶化が進行する温度以上で、かつ不純物が半導体層の底部に拡散する温度未満で加熱を行う工程と、半導体層にドライエッチングを行い、電界効果トランジスタのゲート電極を形成する工程とを有する半導体装置の製造方法。
請求項(抜粋):
半導体層にイオン注入を行い、前記半導体層の少なくとも表層部分をアモルファス化させながら、前記半導体層に不純物を導入する工程と、前記イオン注入により前記半導体層に発生した欠陥の回復と、前記アモルファスの結晶化が進行する温度以上で、かつ前記不純物が前記半導体層の底部に拡散する温度未満で加熱を行う工程と、前記半導体層にドライエッチングを行う工程とを有する半導体装置の製造方法。
IPC (5件):
H01L 29/78 ,  H01L 21/265 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092
FI (4件):
H01L 21/28 301 A ,  H01L 29/78 301 G ,  H01L 21/265 P ,  H01L 27/08 321 D
Fターム (49件):
4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD55 ,  4M104DD65 ,  4M104DD71 ,  4M104DD79 ,  4M104DD80 ,  4M104DD82 ,  4M104DD84 ,  4M104FF18 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH14 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BB13 ,  5F140AA00 ,  5F140AA28 ,  5F140AB03 ,  5F140BA01 ,  5F140BD09 ,  5F140BE07 ,  5F140BE08 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF20 ,  5F140BF21 ,  5F140BF27 ,  5F140BF30 ,  5F140BF37 ,  5F140BG26 ,  5F140BG28 ,  5F140BG32 ,  5F140BG33 ,  5F140BG38 ,  5F140BG45 ,  5F140BG56
引用特許:
審査官引用 (2件)

前のページに戻る