特許
J-GLOBAL ID:200903072922135238

記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 山谷 晧榮 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-225081
公開番号(公開出願番号):特開平9-073704
出願日: 1995年09月01日
公開日(公表日): 1997年03月18日
要約:
【要約】【課題】本発明は、記憶装置のリードライト回路部に対し、実際のリードライト動作中も低消費電力化を実施することを課題とする。【解決手段】記憶媒体にデータのリード/ライトを行うためのリードライト回路部1aを有し、該リードライト回路部1aが、サーボゲート、ライトゲート、リードゲートの各ゲート信号により動作する記憶装置において、前記サーボゲート、ライトゲート、リードゲートの各ゲート信号により、前記リードライト回路部1aの必要とする箇所のみ活性化するパワーセーブ信号作成部3を設ける。
請求項(抜粋):
記憶媒体にデータのリード/ライトを行うためのリードライト回路部を有し、該リードライト回路部が、ライトゲート、リードゲートの各ゲート信号により動作する記憶装置において、前記ライトゲート、前記リードゲートの各ゲート信号により、前記リードライト回路部の必要とする箇所のみ活性化するパワーセーブ信号作成部を設けることを特徴とした記憶装置。
IPC (2件):
G11B 19/00 501 ,  G11B 5/09 301
FI (2件):
G11B 19/00 501 H ,  G11B 5/09 301 Z
引用特許:
審査官引用 (10件)
  • 特開平1-244591
  • 演算回路の消費電力低減方式
    公報種別:公開公報   出願番号:特願平3-114572   出願人:富士通株式会社
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平5-034904   出願人:三菱電機株式会社
全件表示

前のページに戻る