特許
J-GLOBAL ID：200903072999023360

半導体集積回路の電源配線方法および装置

発明者：
福永 太郎

福永 太郎 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 小栗 昌平 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-366315
公開番号（公開出願番号）：特開2003-167936
出願日： 2001年11月30日
公開日（公表日）： 2003年06月13日
要約：
【要約】【課題】LSI設計の回路配置後の電源配線において、各回路領域に必要な電源配線幅と配線本数を柔軟に決定し、チップ中央付近の電圧降下を抑制すること。【解決手段】回路領域分割部101において電源供給対象回路を複数の回路領域に分割し、各回路領域の情報入力部102において各回路領域の配置情報および消費電力情報を読み込み、電源配線幅の算出部103において電源配線幅を算出し、算出したすべての電源配線幅を基にして、電源配線の最適化部104において、チップ外部に近い回路領域とチップ中央に位置する回路領域には異なる電源配線が接続されるように、各回路領域までの電源配線の分割あるいは結合を行って個々の電源配線の幅と本数を最適化し、電源配線接続部105において前記回路領域ごとに電源配線を決定する。
請求項（抜粋）：
電源供給対象回路を複数の回路領域に分割する工程と、前記回路領域の配置情報および消費電力情報から電源配線幅を算出する工程と、算出したすべての電源配線幅を基にして電源配線の分割あるいは結合により前記回路領域までの個々の電源配線の幅と本数を最適化する工程と、前記回路領域ごとに電源配線を決定する工程と、を有することを特徴とする半導体集積回路の電源配線方法。
IPC (4件)：
G06F 17/50 658 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (4件)：
G06F 17/50 658 K ,  H01L 21/82 L ,  H01L 27/04 D ,  H01L 21/82 C
Fターム (12件)：
5B046AA08 ,  5B046BA06 ,  5F038CD02 ,  5F038CD12 ,  5F038EZ09 ,  5F038EZ20 ,  5F064EE03 ,  5F064EE10 ,  5F064EE12 ,  5F064EE15 ,  5F064EE52 ,  5F064HH06
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM