特許

J-GLOBAL ID：200903073109268359

半導体素子

発明者： 張 建六
出願人/特許権者： キヤノン株式会社
代理人 (3件)： 山下 穣平 ,  志村 博 ,  永井 道雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-258269
公開番号（公開出願番号）：特開2007-073700
出願日： 2005年09月06日
公開日（公表日）： 2007年03月22日
要約：

【課題】 基板の面方向での熱膨張係数或いは熱収縮係数の異方性により、基板上に形成される半導体素子特性の劣化、及び歩留まり低下を抑える。【解決手段】 基板の面方向で熱収縮率、または熱膨張係数の異方性を有するプラスチックフィルム基板1上に薄膜トランジスタし、基板の熱収縮率、または熱膨張係数の最も大きい方向7と薄膜トランジスタのチャネルの電流を流す方向8とが非平行となるように、チャネルを形成する。それにより、プラスチックフィルム基板上に安定かつ均一な電気特性を持つ薄膜トランジスタを提供する。【選択図】 図2

請求項（抜粋）：

基板面方向に熱収縮率または熱膨張係数の異方性を有する基板の該基板面上に形成された半導体素子であって、 前記基板の熱収縮率または熱膨張係数の最も大きい方向と前記半導体素子の電流の流れる方向とが非平行であることを特徴とする半導体素子。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L29/78 626C ,  H01L29/78 618Z ,  H01L29/78 618B

Fターム (34件)：

5F110AA14 ,  5F110AA26 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD06 ,  5F110DD08 ,  5F110EE02 ,  5F110EE04 ,  5F110EE14 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF09 ,  5F110FF28 ,  5F110GG04 ,  5F110GG06 ,  5F110GG14 ,  5F110GG15 ,  5F110GG23 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG48 ,  5F110GG55 ,  5F110HK02 ,  5F110HK04 ,  5F110HK21 ,  5F110QQ14

引用特許：

出願人引用 (2件)

• 半導体デバイス
  公報種別：公開公報   出願番号：特願2000-264885   出願人：科学技術振興事業団
• 成膜装置及び成膜方法
  公報種別：公開公報   出願番号：特願平5-089116   出願人：株式会社半導体エネルギー研究所