特許
J-GLOBAL ID：200903073116190314

IC試験装置

発明者：
伊藤 正幸

伊藤 正幸 について


出願人/特許権者：
株式会社アドバンテスト

株式会社アドバンテスト について


代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-275132
公開番号（公開出願番号）：特開2000-105272
出願日： 1998年09月29日
公開日（公表日）： 2000年04月11日
要約：
【要約】【課題】 ハードウエアの肥大化を来すことなく、多ピンのICを同時に試験することができる数を増大させる。【解決手段】 IC試験装置の各ピンごとに設けられる各ユニットに第1切替回路21と第2切替回路22と切替制御器23とを設け、第1切替回路21により被試験ICに与える試験パターン信号を時分割して複数のICに与え、第2切替回路では複数のICからの応答出力信号を選択的に論理比較器に入力し、複数のICを時間をずらせて動作させ、同時に試験できるICの数を倍増させる。
請求項（抜粋）：
A.試験パターンデータを発生するパターン発生器と、B.各種のタイミング信号を発生するタイミング発生器と、C.上記パターン発生器とタイミング発生器から出力される試験パターンデータ及びタイミング信号により実波形を持つ試験パターン信号を生成する波形フォーマッタと、D.被試験ICの応答出力信号が予め予定した期待値と一致するか否かを判定する論理比較器と、E.上記波形フォーマッタが出力する試験パターン信号を試験周期に同期して複数の被試験ICに順次時分割して与える第1切替手段と、F.上記複数の被試験ICから出力される応答出力信号を試験周期に同期して上記論理比較器に選択的に与える第2切替手段と、を具備して構成したことを特徴とするIC試験装置。
Fターム (11件)：
2G032AA01 ,  2G032AB01 ,  2G032AC03 ,  2G032AE07 ,  2G032AE08 ,  2G032AG04 ,  2G032AG07 ,  2G032AG09 ,  2G032AK01 ,  2G032AK14 ,  2G032AK15
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM