特許
J-GLOBAL ID:200903073131360854
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
岡本 啓三
公報種別:公開公報
出願番号(国際出願番号):特願平11-111754
公開番号(公開出願番号):特開2000-306995
出願日: 1999年04月20日
公開日(公表日): 2000年11月02日
要約:
【要約】【課題】絶縁膜に埋め込まれる配線又はプラグを有する半導体装置の製造方法に関し、ビアホール又は溝から層間絶縁膜への銅の侵入を防止しながら下側の配線の表面の酸化膜を除去すること。【解決手段】銅又は銅合金よりなる第1の配線13を形成する工程と、第1の導電膜12の上面を絶縁性バリア膜14で覆う工程と、絶縁性バリア膜14を覆う層間絶縁膜15を形成する工程と、層間絶縁膜15のうち第1の導電膜12の上方の部分に接続孔15aを形成する工程と、接続孔15a側壁にバリアメタルよりなるサイドウォール16sを形成する工程と、サイドウォール16sをマスクに使用して、接続孔15aを通して絶縁性バリア膜14をエッチングして第1の導電膜12を露出させる工程と、接続孔15aの中に第2の導電膜を埋め込んむことにより接続孔15aの中にプラグを形成する工程とを含む。
請求項(抜粋):
半導体基板の上方に、銅又は銅合金よりなる第1の導電膜を形成する工程と、前記第1の導電膜をパターニングして第1の配線又は第1のプラグを形成する工程と、前記第1の導電膜の上面を絶縁性バリア膜で覆う工程と、前記絶縁性バリア膜を覆う層間絶縁膜を形成する工程と、前記層間絶縁膜のうち前記第1の導電膜の上方の部分に、配線溝又は接続孔を形成する工程と、前記配線溝又は前記接続孔の側壁にバリアメタルよりなるサイドウォールを形成する工程と、前記サイドウォールをマスクに使用して、前記配線溝又は接続孔を通して前記絶縁性バリア膜をエッチングして前記第1の導電膜を露出させる工程と、前記配線溝又は前記接続孔の中に第2の導電膜を埋め込んむことにより、前記配線溝又は前記接続孔の中に第2の配線又は第2のプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。
Fターム (28件):
5F033HH11
, 5F033HH32
, 5F033JJ11
, 5F033JJ19
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033KK11
, 5F033KK32
, 5F033MM01
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033NN39
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033QQ09
, 5F033QQ13
, 5F033QQ23
, 5F033QQ37
, 5F033QQ48
, 5F033QQ98
, 5F033RR04
, 5F033RR06
, 5F033SS11
, 5F033TT02
引用特許: