特許

J-GLOBAL ID：200903073297529431

磁性体論理素子及び磁性体論理素子アレイ

発明者： 中村 志保 ,  羽根田 茂
出願人/特許権者： 株式会社東芝
代理人 (2件)： 松山 允之 ,  日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-094877
公開番号（公開出願番号）：特開2004-006775
出願日： 2003年03月31日
公開日（公表日）： 2004年01月08日
要約：

【課題】小型で論理処理が行える新しい磁性体論理素子及びこの素子をアレイ化した磁性体論理素子アレイを提供することを目的とする。【解決手段】少なくとも2つ以上の磁性層(HM、SM)、磁性層間の中間層(SP)と、磁性層(SM)の磁化方向制御部とを有し、磁性層(SM)の磁化方向を制御するための入力信号をA,B2つ以上設けそれぞれ0,1を割り当て、入力信号A,Bの組み合わせで磁性層(SM)の磁化を決定し、中間層を介した磁気抵抗効果の大小を出力信号Cとする磁性体論理素子を提供する。【選択図】 図1

請求項（抜粋）：

少なくとも2つ以上の磁性部と、 前記2つ以上の磁性部の間に設けられたMR中間部と、 前記2つ以上の磁性部の少なくともいずれかの磁化方向を制御する磁化方向制御部と、 を備え、 前記磁性部の磁化方向を制御するための入力信号A及び入力信号Bを設けてそれぞれに「0」と「1」を割り当て、前記入力信号Aと前記入力信号Bとの組み合わせにより前記磁性部の磁化を決定し、前記MR中間部を介した磁気抵抗効果の大小を出力信号Cとしたことを特徴とする磁性体論理素子。

IPC (3件)：

H01L43/08 ,  H01L27/22 ,  H03K19/177

FI (3件)：

H01L43/08 Z ,  H01L27/22 ,  H03K19/177

Fターム (3件)：

5J042BA01 ,  5J042BA11 ,  5J042DA01

引用特許：

審査官引用 (2件)

• 回路素子
  公報種別：公開公報   出願番号：特願平7-228423   出願人：松下電器産業株式会社
• MRAM装置およびMRAM装置への書き込み方法
  公報種別：公開公報   出願番号：特願2000-235407   出願人：ヒューレット・パッカード・カンパニー