特許

J-GLOBAL ID：200903073411403877

半導体集積回路装置

発明者： 布施 常明 ,  大脇 幸人 ,  長谷川 武裕 ,  古賀 淳二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-156957
公開番号（公開出願番号）：特開平10-004196
出願日： 1996年06月18日
公開日（公表日）： 1998年01月06日
要約：

【要約】【課題】 新規及び改良された半導体集積回路装置を提供すること。【解決手段】 2n入力(nは自然数)のパストランジスタネットワーク1は、ゲートとドレインに第1、第2信号が入力されるMOSトランジスタを少なくとも1つ含み、第3信号と相補信号である第4信号を出力する。第1、第2リミッタ素子21、22は、各々第3、第4信号を入力し、第5、第6信号を出力する。第1、第2pMOSトランジスタM11 、M12 は、ソースが電源に接続され、ゲートが各々第1、第2出力ノードに接続され、基板領域に各々第5、第6信号が入力される。第3、第4リミッタ素子31、32は、各々第3、第4信号を入力し、第7、第8信号を出力する。第1、第2nMOSトランジスタM13 、M14 は、ソースが接地端に接続され、ドレインが各々第2、第1出力ノードに接続され、ゲートに各々第3、第4信号が入力し、基板領域に第7、第8信号が入力される。

請求項（抜粋）：

ゲートに第1の信号が入力され、ドレインに第2の信号が入力されるMOSトランジスタを少なくとも1つ含み、第3の信号とその相補信号である第4の信号を出力する2n入力(nは自然数)のパストランジスタネットワークと、前記第3の信号が入力し、第5の信号を出力する第1のリミッタ素子と、ソースが電源に接続され、ゲートが第1の出力ノードに接続され、前記半導体基板の基板領域に前記第5の信号が入力される第1のpMOSトランジスタと、前記第4の信号が入力し、第6の信号を出力する第2のリミッタ素子と、ソースが前記電源端に接続され、ゲートが第2の出力ノードに接続され、ドレインが第1の出力ノードに接続され、前記半導体基板の基板領域に前記第6の信号が入力される第2のpMOSトランジスタと、前記第3の信号が入力し、第7の信号を出力する第3のリミッタ素子と、ソースが接地端に接続され、ドレインが第2の出力ノードに接続され、ゲートに前記第3の信号が入力し、前記半導体基板の基板領域に前記第7の信号が入力される第1のnMOSトランジスタと、前記第4の信号が入力し、第8の信号を出力する第4のリミッタ素子と、ソースが接地端に接続され、ドレインが第1の出力ノードに接続され、ゲートに前記第4の信号が入力し、前記半導体基板の基板領域に前記第8の信号が入力される第2のnMOSトランジスタと、を具備することを特徴とする半導体集積回路装置。

FI (2件)：

H01L 29/78 613 Z ,  H01L 29/78 614

引用特許：

出願人引用 (2件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平7-329965   出願人：日本電気株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平7-231622   出願人：株式会社東芝