半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-001804
公開番号（公開出願番号）：特開平9-191106
出願日： 1996年01月09日
公開日（公表日）： 1997年07月22日
要約：

【要約】【課題】ソースおよびドレインの拡散層を、接合を浅くし、かつ低抵抗および低容量にできる半導体装置およびその製造方法を提供することである。【解決手段】シリコン基板1の素子形成領域に、チャネル不純物層2、ゲート絶縁膜3、ゲート電極4、側壁絶縁膜5、浅いソース6、浅いドレイン7、深いソース8、深いドレイン9が形成された通常の構造に加えて、ドレインと逆の導電型を有しその濃度がチャネル不純物濃度より高いポケット領域10が、浅いソース6および浅いドレイン7のゲート端部分の下側下部に一部を重ね合わせて位置し、幅が狭くかつ深いソース8および深いドレイン9から離れて形成されている。この結果、浅いソース6および浅いドレイン7の一部が逆導電型に反転し浅い接合深さとなり、また、ポケット領域が横方向および深さ方向でソースおよびドレインと接する面積が少なくなっている。

請求項（抜粋）：

MOS(Metal Oxide Semiconductor )構造による半導体装置において、ソースおよびドレインそれぞれが接続して形成される深さの異なる浅い接合層および深い接合層の2層と、チャネル不純物と同じ導電型かつチャネルより高濃度の不純物領域であり、浅い接合層からなるソースおよびドレインそれぞれの領域のゲート端近傍の下部に位置すると共に、深い接合層からなるソースおよびドレインそれぞれから離間して位置するポケット領域とを備えることを特徴とす半導体装置。

IPC (3件)：

H01L 29/78 , H01L 21/265 , H01L 21/336

FI (3件)：

H01L 29/78 301 S , H01L 21/265 F , H01L 29/78 301 P

引用特許：

審査官引用 (6件)

特開昭61-029176
特開昭62-076562
特開昭62-221158

全件表示

前のページに戻る