特許

J-GLOBAL ID：200903073523980982

不揮発性半導体メモリ

発明者： 神田 和重 ,  細野 浩司 ,  池橋 民雄 ,  中村 寛 ,  今宮 賢一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-150256
公開番号（公開出願番号）：特開2001-332093
出願日： 2000年05月22日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 リークによる書き込み禁止電位の低下を防止する。【解決手段】 ドレイン側セレクトゲート線SGDが、VDDを十分に転送できるVSG1(>VDD)に設定される(時刻t1)。この時、選択ブロック内の全ワード線がVreadであるため、セルユニット内の全メモリセルのチャネルにVDDが転送される。この後、ドレイン側セレクトゲート線SGDが、VSG2に設定され、書き込み電位Vpgmが選択ワード線に印加される(時刻t2〜t3)。VSG2は、十分に小さいため、ドレイン側セレクトゲートトランジスタは、全てオフ状態であり、全セルユニット内のメモリセルのチャネルがブーストされる。この後、ドレイン側セレクトゲート線SGDが、VSG3に設定され、選択メモリセルのチャネルのみに0Vが転送される(時刻t4)。

請求項（抜粋）：

少なくとも1つのメモリセルと、前記少なくとも1つのメモリセルとビット線の間に接続されるセレクトゲートトランジスタとを具備し、書き込み動作が連続する第1、第2及び第3の期間からなり、各期間における前記セレクトゲートトランジスタのゲート電位をそれぞれ第1、第2及び第3の電位とした場合に、第1の電位>第3の電位>第2の電位なる関係が成立していることを特徴とする不揮発性半導体メモリ。

IPC (2件)：

G11C 16/02 ,  G11C 16/04

FI (2件)：

G11C 17/00 611 E ,  G11C 17/00 622 E

Fターム (8件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD09 ,  5B025AD15 ,  5B025AE08

引用特許：

審査官引用 (2件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-357340   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-014249   出願人：株式会社東芝