特許
J-GLOBAL ID：200903089387387311

不揮発性半導体記憶装置

発明者：
有留 誠一

有留 誠一 について

, 
清水 和裕

清水 和裕 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-357340
公開番号（公開出願番号）：特開平11-185488
出願日： 1997年12月25日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 ビット線及び選択ゲート線に印加される電圧が低下された場合や、STIを使用する場合、誤書き込みが発生していた。【解決手段】 先ず、Vbit2に例えば3V、Vsg1 に例えば5Vを印加し、メモリセルの拡散層に電圧Vdif を転送する。この時、同時にVcg1 〜Vcg4 を例えば5Vとしておき、メモリセルの全部の拡散層、チャネル部をVdif とする。ワード線WL1〜WL4の電圧Vcg1 〜Vcg4 を10Vあるいは20Vに上昇させる前に、選択ゲート線SG1の電圧Vsg1 を2Vに下げ、選択トランジスタQS1を通してVdif の電荷がビット線に抜け、電位が低下することを防止する。
請求項（抜粋）：
半導体基板上で電気的に書き換え可能なメモリセルを複数個接続してメモリセルユニットを構成し、このメモリセルユニットが複数個マトリクス状に配置されたメモリセルアレイと、前記メモリセルユニットのビット線側の端部に設けられ、前記メモリセルユニットを選択するための選択トランジスタが複数個接続されてなる選択ゲート線とを具備する不揮発性半導体記憶装置において、データの書き込み時に、前記選択ゲート線の電圧VsgをVth(0)<Vsg<Vbit +Vth(-Vbit )(但し、Vth(x)は前記メモリセルアレイが形成されている半導体基板面にxボルトを印加したときの選択トランジスタの閾値電圧、Vbit はビット線の電圧)の範囲で、且つ前記Vsg、Vbit を共に外部電源電圧より高い電圧に設定することを特徴とする不揮発性半導体記憶装置。
IPC (6件)：
G11C 16/04 ,  G11C 16/02 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
G11C 17/00 622 E ,  G11C 17/00 611 F ,  G11C 17/00 634 A ,  H01L 29/78 371
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM