特許
J-GLOBAL ID:200903073598739733
PLL位相合わせ回路
発明者:
出願人/特許権者:
代理人 (2件):
渡辺 望稔
, 三和 晴子
公報種別:公開公報
出願番号(国際出願番号):特願2008-130726
公開番号(公開出願番号):特開2009-278596
出願日: 2008年05月19日
公開日(公表日): 2009年11月26日
要約:
【課題】PLL回路のリファレンスクロックが停止された後に再開された場合、再開後のリファレンスクロックとフィードバッククロックとの位相合わせを短時間で行い、再ロックさせることができるPLL位相合わせ回路を提供する。【解決手段】PLL位相合わせ回路は、PLL回路と、フィードバッククロックを分周する第1の分周回路と、PLL回路の出力クロックを分周する第2の分周回路と、リファレンスクロックの動作状態を監視するクロックモニタ回路とを備える。第1の分周回路の分周数は、第2の分周回路の分周数と等しく、クロックモニタ回路が、リファレンスクロックが停止されたことを検出すると、第1の分周回路がリセットされてフィードバッククロックが停止され、リファレンスクロックが再開されたことを検出すると、第1の分周回路のリセットが解除されてフィードバッククロックが再開される。【選択図】 図1
請求項(抜粋):
PLL回路と、
前記PLL回路のフィードバッククロックを分周して該PLL回路に入力する第1の分周回路と、
前記PLL回路から出力される出力クロックを分周して出力する第2の分周回路と、
前記リファレンスクロックの動作状態を監視し、該リファレンスクロックが停止されたことを検出すると、第1のリセット信号をアクティブ状態とし、再開されたことを検出すると前記第1のリセット信号を非アクティブ状態とするクロックモニタ回路とを備え、
前記第1の分周回路の分周数は、前記第2の分周回路の分周数と等しく、
前記第1のリセット信号がアクティブ状態になると、前記第1の分周回路がリセットされて該第1の分周回路によって分周されたフィードバッククロックが停止され、前記第1のリセット信号が非アクティブ状態になると、前記第1の分周回路のリセットが解除されて該第1の分周回路によって分周されたフィードバッククロックが再開されることを特徴とするPLL位相合わせ回路。
IPC (3件):
H03L 7/199
, H03L 7/14
, H03K 5/26
FI (3件):
H03L7/10 G
, H03L7/14 A
, H03K5/26 F
Fターム (12件):
5J039JJ08
, 5J039KK25
, 5J039KK27
, 5J039MM03
, 5J106AA04
, 5J106CC01
, 5J106CC21
, 5J106CC52
, 5J106EE06
, 5J106GG09
, 5J106HH09
, 5J106KK03
引用特許:
出願人引用 (2件)
-
位相同期ループ回路
公報種別:公開公報
出願番号:特願平7-033800
出願人:株式会社東芝
-
PLL回路
公報種別:公開公報
出願番号:特願平4-221676
出願人:ソニー株式会社
前のページに戻る