入力保護回路

発明者：
出願人/特許権者： ,
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-235641
公開番号（公開出願番号）：特開2001-060665
出願日： 1999年08月23日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】サージ電圧印加時のサージ電荷の集中を緩和した入力保護回路を提供することを目的とする。【解決手段】N型半導体基板12上に形成されたP型エピタキシャル層4と、前記P型エピタキシャル層4に形成されたN型エピタキシャル領域1及びN型エピタキシャル領域5と、前記N型エピタキシャル領域5に形成されたN+拡散領域9及びP型拡散層6と、前記P型拡散層6に形成されたP+拡散領域7及びP+拡散領域8と、N型エピタキシャル領域1に形成され、PADを介して入力端子と接続しているP+拡散領域3及びN+拡散領域2を具備することを特徴とする入力保護回路。

請求項（抜粋）：

N型半導体基板と、前記N型半導体基板上に形成されたP型エピタキシャル層と、前記P型エピタキシャル層上に形成された第一のN型エピタキシャル領域と、前記第一のN型エピタキシャル領域に形成されたP型拡散層と、前記第一のN型エピタキシャル領域に形成され、PADを介して入力端子と接続している第一のN型拡散領域と、前記P型拡散層に形成され、PADを介して入力端子と接続している第一のP型拡散領域と、前記P型拡散層に形成され、内部回路と接続している第二のP型拡散領域と、前記P型エピタキシャル層に形成された第二のN型エピタキシャル領域と、前記第二のN型エピタキシャル領域に形成され、PADを介して入力端子と接続している第三のP型拡散領域と、前記第二のN型エピタキシャル領域に形成され、PADを介して入力端子と接続している第二のN型拡散領域と、を有することを特徴とする入力保護回路。

IPC (4件)：

H01L 27/04 , H01L 21/822 , H01L 21/8234 , H01L 27/088

FI (2件)：

H01L 27/04 H , H01L 27/08 102 F

Fターム (14件)：

5F038BE07 , 5F038BH02 , 5F038BH04 , 5F038BH12 , 5F038EZ20 , 5F048AA02 , 5F048AB06 , 5F048AC10 , 5F048BA05 , 5F048BA12 , 5F048CC01 , 5F048CC06 , 5F048CC11 , 5F048CC15

引用特許：

出願人引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願平9-234031 出願人：ソニー株式会社
半導体保護装置
公報種別：公開公報出願番号：特願平6-130514 出願人：日産自動車株式会社
特開平2-283070

全件表示

審査官引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願平9-234031 出願人：ソニー株式会社
半導体保護装置
公報種別：公開公報出願番号：特願平6-130514 出願人：日産自動車株式会社
特開平2-283070

全件表示

前のページに戻る