特許
J-GLOBAL ID：200903073753754701

強誘電体記憶装置及びその製造方法

発明者：
金谷 宏行

金谷 宏行 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-042737
公開番号（公開出願番号）：特開2006-332594
出願日： 2006年02月20日
公開日（公表日）： 2006年12月07日
要約：
【課題】1マスク加工の強誘電体キャパシタにおいて、セルサイズの縮小を図る。【解決手段】強誘電体記憶装置は、強誘電体キャパシタ30の上部電極TEと、強誘電体キャパシタ30の下部電極BEと、上部電極TE及び下部電極BE間に挟まれ、上部電極TEの側面と一致する側面を有する第1の部分FEaと下部電極BEの側面と一致する側面を有する第2の部分FEbとで構成され、第2の部分FEbの側面が第1の部分FEaの側面よりも外側に突出することで段差FE’が形成された強誘電体膜FEと、上部電極TE上に設けられたトップマスク24と、トップマスク24の側面の一部、上部電極TEの側面及び強誘電体膜FEの第1の部分FEaの側面に設けられ、トップマスク24の頂上部よりも低くかつ上部電極TEの頂上部より高い頂上部を有するサイドマスク26とを具備する。【選択図】 図1
請求項（抜粋）：
強誘電体キャパシタの上部電極と、 前記強誘電体キャパシタの下部電極と、 前記上部電極及び前記下部電極間に挟まれ、前記上部電極の側面と一致する側面を有する第1の部分と前記下部電極の側面と一致する側面を有する第2の部分とで構成され、前記第2の部分の前記側面が前記第1の部分の前記側面よりも外側に突出することで段差が形成された強誘電体膜と、 前記上部電極上に設けられたトップマスクと、 前記トップマスクの側面の一部、前記上部電極の前記側面及び前記強誘電体膜の前記第1の部分の前記側面に設けられ、前記トップマスクの頂上部よりも低くかつ前記上部電極の頂上部より高い頂上部を有するサイドマスクと を具備することを特徴とする強誘電体記憶装置。
IPC (2件)：
H01L 27/105 ,  H01L 21/824
FI (1件)：
H01L27/10 444B
Fターム (17件)：
5F083FR02 ,  5F083GA06 ,  5F083GA25 ,  5F083JA02 ,  5F083JA15 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083PR03 ,  5F083PR33 ,  5F083PR39
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM