特許
J-GLOBAL ID：200903006456297912

半導体装置及びその製造方法

発明者：
金谷 宏行

金谷 宏行 について

, 
玖村 芳典

玖村 芳典 について

, 
森本 豊太

森本 豊太 について

, 
日高 修

日高 修 について

, 
國島 巌

國島 巌 について

, 
岩元 剛

岩元 剛 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-010253
公開番号（公開出願番号）：特開2001-036026
出願日： 2000年01月17日
公開日（公表日）： 2001年02月09日
要約：
【要約】【課題】 水素還元作用による劣化を抑制した優れた特性の強誘電体キャパシタを持つ半導体装置を提供する。【解決手段】 シリコン基板1上に絶縁膜2を介して、第1の水素バリア膜101、下部電極膜30、強誘電体膜4、上部電極膜50及び第2の水素バリア膜102を順次堆積し、マスク103を用いて水素バリア膜102及び上部電極膜50を順次エッチングして上部電極5をパターン形成する。露出した強誘電体膜4を覆って第3の水素バリア膜104を堆積し、この上に形成したマスクを用いて強誘電体膜4及び下部電極膜30を順次エッチングして、強誘電体膜4とこれに自己整合された下部電極3をパターン形成する。
請求項（抜粋）：
半導体基板と、この半導体基板上に絶縁膜を介して順次積層された下部電極、強誘電体膜及び上部電極を有する強誘電体キャパシタとを備えた半導体装置において、前記強誘電体キャパシタを構成する上部若しくは下部電極の少なくとも一方の電極の表面にチタンを含まない水素バリア膜が形成されていることを特徴とする半導体装置。
IPC (8件)：
H01L 27/10 451 ,  C23C 14/08 ,  C23C 16/40 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (6件)：
H01L 27/10 451 ,  C23C 14/08 K ,  C23C 16/40 ,  H01L 27/10 621 Z ,  H01L 27/10 651 ,  H01L 29/78 371
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM